0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文讀懂時(shí)序分析與約束

電子工程師 ? 來源:FPGA設(shè)計(jì)論壇 ? 作者:FPGA設(shè)計(jì)論壇 ? 2021-06-15 11:24 ? 次閱讀

1.時(shí)序分析與約束

1.1 約束是FPGA設(shè)計(jì)不可或缺的,約束文件分為:

用戶設(shè)計(jì)文件(.UCF),由用戶輸入

網(wǎng)表約束文件(.NCF),綜合生成

物理約束文件(.PCF),實(shí)現(xiàn)生成

約束類型分為:

周期約束、偏移約束、靜態(tài)路徑約束;

1.2 高的工作頻率意味著更加強(qiáng)大的處理能力,但帶來了:時(shí)序沖突的概率變大以及電路的穩(wěn)定性降低,為此必須進(jìn)行時(shí)序、面積和負(fù)載等多方面的約束。

對(duì)于一般的低速設(shè)計(jì)(處理時(shí)鐘不超過50MHz),基本上不需時(shí)序方面的處理。

1.3 時(shí)序分析貫穿整個(gè)FPGA設(shè)計(jì),任何階段時(shí)序分析不滿足,都需重新修改代碼或者調(diào)整時(shí)序約束。

2. 動(dòng)態(tài)時(shí)序分析與靜態(tài)時(shí)序分析

動(dòng)態(tài)時(shí)序分析需要仿真條件, 需要輸入向量,著重于邏輯功能;

靜態(tài)時(shí)序分析不需要外部激勵(lì),著重于時(shí)序性能分析;

靜態(tài)時(shí)序分析在分析過程中計(jì)算時(shí)序路徑上數(shù)據(jù)信號(hào)的到達(dá)時(shí)間和要求時(shí)間的差值,以

判斷是否違反設(shè)計(jì)規(guī)則的錯(cuò)誤,即Slack (時(shí)裕量)= T_required_time(約束時(shí)長) – T_arrival_time (實(shí)際時(shí)延),Slack為正則滿足時(shí)序。

3.時(shí)鐘的時(shí)序特性:偏移(skew)、抖動(dòng)(jitter)、占空比失真(duty cycle distortion)

時(shí)鐘偏移:指同一信號(hào)到達(dá)兩個(gè)不同寄存器之間的時(shí)間差值(原因:兩條時(shí)鐘路徑長度不同) ,在設(shè)計(jì)中主要時(shí)鐘應(yīng)走全局時(shí)鐘網(wǎng)絡(luò);

37a2058c-ccee-11eb-9e57-12bb97331649.png

時(shí)鐘抖動(dòng)、占空比失真

4.時(shí)序裕量

約束文件要求的時(shí)鐘周期與實(shí)際布局布線后時(shí)鐘周期的差值

5.添加約束原則

先附加全局約束,再補(bǔ)充局部約束。目的是在可能的地方盡量放松約束,提高布線成功概率,減少布局布線時(shí)間。典型的全局約束包括周期約束和偏移約束。

在添加全局時(shí)序約束時(shí),先根據(jù)時(shí)鐘頻率不同劃分不同的時(shí)鐘域,添加各自的周期約束;然后對(duì)輸入輸出信號(hào)添加偏移約束,對(duì)片內(nèi)邏輯添加附加約束

6.硬件設(shè)計(jì)電路的最高工作頻率

取決于芯片內(nèi)部元件固有的建立時(shí)間和保持時(shí)間,以及同步元件之間的邏輯和布線延遲。即由芯片和代碼共同決定。

7.周期約束

常用的策略是:附加的時(shí)鐘周期約束的時(shí)長為期望值90%.

語法一:Net “信號(hào)名” period = 周期長度 high/low 脈沖持續(xù)時(shí)間

其中high/low指周期內(nèi)第一個(gè)脈沖是高電平還是低電平,脈沖持續(xù)時(shí)間即該 脈沖的持續(xù)時(shí)間。

舉例 Net “clk_100MHz” period = 10 ns High 5ns

指定了信號(hào)clk_100MHz的周期為10ns,搞電平持續(xù)為5ns,該約束將被添加到clk_100MHz所驅(qū)動(dòng)的元件上。

8.偏移約束

規(guī)定了外部時(shí)鐘和數(shù)據(jù)輸入輸出管腳之間的相對(duì)時(shí)序關(guān)系,只能用于端口信號(hào),不能用于內(nèi)部信號(hào),語法結(jié)構(gòu):

OFFSET = [IN|OUT] “offset_time” [units] {BEFORE|AFTER} “clk_name” [TIMEGRP “group_name”]

[IN|OUT]:說明約束的是輸入還是輸出

offset_time:數(shù)據(jù)與有效時(shí)鐘沿之間的時(shí)間差

[units]:時(shí)間差單位,缺省為ns

{BEFORE|AFTER}:表明該時(shí)間差實(shí)在時(shí)鐘沿之前還是之后

“clk_name”:有效時(shí)鐘名字

[TIMEGRP “group_name”]:用戶添加的分組信號(hào),缺省時(shí)為時(shí)鐘“clk_name”所能驅(qū)動(dòng)的所有觸發(fā)器

偏移約束通知布局布線器輸入數(shù)據(jù)的到達(dá)時(shí)刻,從而可準(zhǔn)確調(diào)整布局布線的過程,使約束信號(hào)建立時(shí)間滿足要求

舉例:NET “DATA_IN” OFFSET = IN 10 BEFORE “CLK_50MHz”。

責(zé)任編輯:lq6

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)序
    +關(guān)注

    關(guān)注

    5

    文章

    392

    瀏覽量

    37579

原文標(biāo)題:FPGA學(xué)習(xí)筆記-時(shí)序分析與約束

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 0人收藏

    評(píng)論

    相關(guān)推薦

    詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序
    的頭像 發(fā)表于 03-24 09:44 ?607次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b>詳解Vivado<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>

    集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹

    Analysis,STA)是集成電路設(shè)計(jì)中的項(xiàng)關(guān)鍵技術(shù),它通過分析電路中的時(shí)序關(guān)系來驗(yàn)證電路是否滿足設(shè)計(jì)的時(shí)序要求。與動(dòng)態(tài)仿真不同,STA不需要模擬電路的實(shí)際運(yùn)行過程,而是通過
    的頭像 發(fā)表于 02-19 09:46 ?284次閱讀

    讀懂:LED 驅(qū)動(dòng)電路二極管挑選要點(diǎn)

    讀懂:LED 驅(qū)動(dòng)電路二極管挑選要點(diǎn)
    的頭像 發(fā)表于 02-06 14:47 ?288次閱讀

    讀懂什么是「雷電4」

    Thunderbolt讀懂什么是「雷電4」目前大部分PC接口配備了USB接口、音頻接口、HDMI接口等,這些接口的功能基本覆蓋了用戶的日常使用需求。為了提供更高速、更便捷的數(shù)據(jù)傳輸和設(shè)備連接體
    的頭像 發(fā)表于 02-05 17:52 ?646次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>讀懂</b>什么是「雷電4」

    時(shí)序約束主時(shí)鐘與生成時(shí)鐘

    、主時(shí)鐘create_clock 1.1 定義 主時(shí)鐘是來自FPGA芯片外部的時(shí)鐘,通過時(shí)鐘輸入端口或高速收發(fā)器GT的輸出引腳進(jìn)入FPGA內(nèi)部。對(duì)于賽靈思7系列的器件,主時(shí)鐘必須手動(dòng)定義到GT
    的頭像 發(fā)表于 11-29 11:03 ?923次閱讀
    <b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b><b class='flag-5'>一</b>主時(shí)鐘與生成時(shí)鐘

    讀懂單燈控制器工作原理

    讀懂單燈控制器工作原理
    的頭像 發(fā)表于 11-11 13:13 ?697次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>讀懂</b>單燈控制器工作原理

    讀懂MSA(測量系統(tǒng)分析)

    讀懂MSA(測量系統(tǒng)分析)
    的頭像 發(fā)表于 11-01 11:08 ?1286次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>讀懂</b>MSA(測量系統(tǒng)<b class='flag-5'>分析</b>)

    讀懂新能源汽車的功能安全

    電子發(fā)燒友網(wǎng)站提供《讀懂新能源汽車的功能安全.pdf》資料免費(fèi)下載
    發(fā)表于 09-04 09:22 ?3次下載

    深度解析FPGA中的時(shí)序約束

    建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念,同樣在芯片電路時(shí)序分析中也存在。
    的頭像 發(fā)表于 08-06 11:40 ?1048次閱讀
    深度解析FPGA中的<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>

    FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂

    Static Timing Analysis,簡稱 STA。它可以簡單的定義為:設(shè)計(jì)者提出些特定的時(shí)序要求(或者說是添加特定的時(shí)序約束),套用特定的
    發(fā)表于 06-17 17:07

    【古瑞瓦特光伏逆變器品牌】讀懂PCS儲(chǔ)能變流器

    【古瑞瓦特光伏逆變器品牌】讀懂PCS儲(chǔ)能變流器 在加快實(shí)現(xiàn)雙碳目標(biāo)和構(gòu)建新型電力系統(tǒng)的進(jìn)程中,儲(chǔ)能技術(shù)正逐步成為支撐新型電力系統(tǒng)穩(wěn)定運(yùn)行、優(yōu)化資源配置的關(guān)鍵技術(shù)之。其中,PCS(
    的頭像 發(fā)表于 06-14 16:39 ?1685次閱讀
    【古瑞瓦特光伏逆變器品牌】<b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>讀懂</b>PCS儲(chǔ)能變流器

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    Register-to-Register Constraint 寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時(shí)鐘域的時(shí)序要求 覆蓋了同步數(shù)據(jù)在內(nèi)部寄存器
    發(fā)表于 05-06 15:51

    FPGA工程的時(shí)序約束實(shí)踐案例

    詳細(xì)的原時(shí)鐘時(shí)序、數(shù)據(jù)路徑時(shí)序、目標(biāo)時(shí)鐘時(shí)序的各延遲數(shù)據(jù)如下圖所示。值得注意的是數(shù)據(jù)路徑信息,其中包括Tco延遲和布線延遲,各級(jí)累加之后得到總的延遲時(shí)間。
    發(fā)表于 04-29 10:39 ?1078次閱讀
    FPGA工程的<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>實(shí)踐案例

    時(shí)序約束實(shí)操

    添加約束的目的是為了告訴FPGA你的設(shè)計(jì)指標(biāo)及運(yùn)行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請(qǐng)注意該文件不能直接添加到工程中,需要熱復(fù)制到別的指定目錄或者新建自己的SDC文件添加到工程)。
    的頭像 發(fā)表于 04-28 18:36 ?2542次閱讀
    <b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>實(shí)操

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時(shí)鐘域的時(shí)序要求 覆蓋了同步數(shù)據(jù)在內(nèi)部寄存器之間的傳輸 分析
    發(fā)表于 04-12 17:39

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品