0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

圖解說明什么是Flash, SAR, Sigma-Delta型ADC

FPGA之家 ? 來源:TopSemic嵌入式 ? 作者:TopSemic ? 2021-06-01 10:51 ? 次閱讀

模數(shù)轉(zhuǎn)換模塊ADC是連接現(xiàn)實世界模擬量和數(shù)字量之間的橋梁,它的轉(zhuǎn)換精度經(jīng)??梢詻Q定一個產(chǎn)品的品質(zhì)。現(xiàn)在單片機(jī)上一般都會集成ADC,我們?nèi)绾胃鶕?jù)自己的應(yīng)用選擇恰當(dāng)?shù)漠a(chǎn)品呢?怎么實現(xiàn)高的性價比,讓產(chǎn)品在激烈的市場競爭中立于不敗之地呢?下面我們從常用的幾種ADC類型的特點,到使用中的注意事項,逐一探討一下。

ADC類型

常用的ADC基本上可以分為三種類型: Flash型,SAR型,Sigma-Delta型。下面我們來了解一下它們的工作原理與性能特點。單片機(jī)中最常采用的是SAR型,在一些高精度場合會用到Sigma-Delta型,而Flash型很少會集成在MCU內(nèi)部,如果需要一般需要通過串行或并行總線外擴(kuò)。

1.Flash型

這種ADC使用電阻分壓網(wǎng)絡(luò),輸入的電壓會同時與分壓網(wǎng)絡(luò)中的多個參考電壓比較,比較器的輸出通過編碼器輸出2進(jìn)制的數(shù)字輸出。這種ADC速度快,精度高,但缺點是隨著輸出位數(shù)的增加,它需要的分壓電阻和比較器成指數(shù)增長,體積和成本隨之迅速增加。

2.SAR逐次逼近型

SAR(Successive Approximation Register)型ADC仍然使用電壓比較的方法,它使用數(shù)字電路控制DAC輸出一個變化的電壓,并用此電壓和輸入電壓比較,經(jīng)過多次比較逐漸使DAC輸出接近輸入電壓,從而得出數(shù)字輸出。

舉例如下:

假設(shè)ADC參考電壓為0-5V,輸入為3.2V。

壓控寄存器最高位置為1,其余位為0,DAC輸出參考電壓一半2.5V,輸入3.2 》 2.5,比較器輸出1,壓控寄存器最高位1保留。然后次高位置1,DAC輸出3.75V,此時3.2V 《 3.75V,比較器輸出0,壓控寄存器次高位置0。之后與3.125V比較得到1,與3.4375V比較得到0。

這樣如果是8位ADC,最后就得到數(shù)字輸出 10100011。SAR型ADC以較低的成本實現(xiàn)較高的轉(zhuǎn)換速度和分辨率,比較常用的可以達(dá)到1MHz的轉(zhuǎn)換速度和12-Bit的分辨率,得到了比較廣泛的應(yīng)用。如果單片機(jī)手冊沒有特別注明,一般都是集成的這種類型的ADC。

e6bc0e66-c238-11eb-9e57-12bb97331649.jpg

3.Sigma Delta型

下圖為一個簡化的原理電路。左半部分為模擬調(diào)制電路,它的作用為根據(jù)輸入電壓的大小輸出位寬為1bit的比特流。右半部分為數(shù)字濾波和裁決器,根據(jù)比特流輸出數(shù)字轉(zhuǎn)換結(jié)果。

工作過程如下:輸入電壓減去DAC輸出后的差值經(jīng)過積分器后和0V電壓比較,如果大于等于0V輸出1,否則輸出0。以一定的頻率控制比較器輸出形成比特流,控制DAC輸出電壓,1控制DAC輸出+Vref參考電壓,0控制DAC輸出-Vref參考電壓。當(dāng)DAC在比較器輸出的比特流控制下高速切換時,類似于PWM在輸出端產(chǎn)生一個平均電壓。容易看出,全1的比特流對應(yīng)的平均電壓為+Vref,全0的比特流對應(yīng)的電壓為-Vref,如果1和0各占一半,那么對應(yīng)的電壓是0V。

當(dāng)平均電壓Vadc小于輸入Vin時,趨向于輸出更多的1來增大Vadc。當(dāng)平均電壓Vadc大于Vin時,趨向于輸出0來減小Vadc。這樣一個合適的1,0比率的比特流會使Vadc最接近Vin,達(dá)到平衡狀態(tài)。后級的數(shù)字濾波和裁決器從1,0的比率就可以推斷出輸入電壓Vin的大小。

Sigma Delta原理動畫演示鏈接:

http://designtools.analog.com/dt/sdtutorial/sdtutorial.html

Sigma Delta型單片機(jī)可以達(dá)到很高的分辨率,但轉(zhuǎn)換速度慢很多。比較典型的如24-Bit,輸出速率幾十到幾百HZ。集成此類ADC的單片機(jī)一般用于計量,儀表等。如TIMSP430AFE253。

4.Pipeline型

這種類型的ADC,結(jié)合了Flash型和SAR型,先用分壓電阻比較法,快速判斷輸入電壓落入的范圍,然后用逐次逼近法在此范圍內(nèi)取得精確的轉(zhuǎn)換結(jié)果。此類型ADC很少在單片機(jī)中采用。

參考資料

ADI: The Data Conversion Handbook

ADI: Sigma-Delta ADC Tutorial

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • SAR
    SAR
    +關(guān)注

    關(guān)注

    3

    文章

    419

    瀏覽量

    46017
  • PWM
    PWM
    +關(guān)注

    關(guān)注

    114

    文章

    5196

    瀏覽量

    214371
  • adc
    adc
    +關(guān)注

    關(guān)注

    98

    文章

    6525

    瀏覽量

    545226
  • 比較器
    +關(guān)注

    關(guān)注

    14

    文章

    1656

    瀏覽量

    107334
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5624

    瀏覽量

    116031

原文標(biāo)題:單片機(jī)外圍模塊漫談之一,圖解說明什么是Flash, SAR, Sigma-Delta型ADC

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    對于1位量化的Sigma-delta調(diào)制器來說,As和SNR和DR分別是什么關(guān)系?

    最近在學(xué)習(xí)Sigma-deltaADC的理論,有些問題請教一下專家 1. 請問對于1位量化的Sigma-delta 調(diào)制器來說,As和SNR和DR分別是什么關(guān)系,不同論文得到的SNR、DR和標(biāo)準(zhǔn)
    發(fā)表于 01-02 08:04

    想做一個采集設(shè)備,請問選用什么樣的ADC和DAC合適?

    想做一個采集設(shè)備,采集信號為4-20mA,1到5V DC ,0-10VDC ,三種信號,要求精度不低于0.1%,刷新率為 25ms。在做一個輸出 4-20mA,1到5V DC ,0-10VDC ,請問選用什么樣的ADC 和DAC合適?ADC類型是選用
    發(fā)表于 12-17 08:16

    請問為ADC選Driver主要要看哪幾項技術(shù)指標(biāo)呢?

    to 20-Bit, Differential, High-Speed SAR Drivers,這時說THS4561就不適合做Delta-Sigma (ΔΣ) ADC Drivers嗎?請問為
    發(fā)表于 12-16 06:00

    是什么原因?qū)е翧DS1262在數(shù)據(jù)吞吐率提高時會增加它的噪聲?

    請問像ADS1262這種32bit,或者24bit的sigma-delta過采樣adc,是什么原因?qū)е碌脑跀?shù)據(jù)吞吐率提高時會增加它的噪聲? 1、比如ADS1262我想在輸出數(shù)據(jù)速率4.8Khz
    發(fā)表于 11-26 07:27

    【「從算法到電路—數(shù)字芯片算法的電路實現(xiàn)」閱讀體驗】+第九章sigma delta adc閱讀與分享

    本章介紹了sigma delta adc的硬件實現(xiàn),ADC是嵌入式開發(fā)中絕對很基礎(chǔ)重要的一個模塊,而sigma
    發(fā)表于 11-20 13:58

    關(guān)于使用Delta-Sigma ADS1278遇到的疑問求解答

    Delta-Sigma ADC模擬輸入范圍在±2.7V以內(nèi),這樣外圍電路只考慮阻抗匹配問題和抗混疊問題。 3.重新選型,新器件Delta-Sigma ADC模擬輸入范圍在±2.7V以內(nèi)
    發(fā)表于 11-15 07:45

    不同類型adc的優(yōu)缺點

    型和Flash等。每種類型的ADC都有其獨特的優(yōu)缺點,適用于不同的應(yīng)用場景。 1. 逐次逼近SAR
    的頭像 發(fā)表于 10-31 11:06 ?852次閱讀

    adc的分類及特點

    Approximation ADC) 雙積分ADC(Dual Slope ADC) 流水線型ADC(Pipeline
    的頭像 發(fā)表于 10-31 10:36 ?505次閱讀

    delta-sigma DAC的過采樣率是如何確定的?

    最近因為要設(shè)計音頻相關(guān)的軟件,處理DSD問題,發(fā)現(xiàn)一個問題: sigma-delta ADC 中,bit流產(chǎn)生來自于模擬的sigma-delta調(diào)制器。至于后面的抽取和濾波都搞明白了。特別是TI
    發(fā)表于 10-28 06:30

    不同類型AD轉(zhuǎn)換器的比較

    (Integrating ADC)、閃存Flash ADC)以及其他如Σ-Δ(Sigma-Delta)調(diào)制
    的頭像 發(fā)表于 10-05 11:36 ?2155次閱讀

    使用精密Delta-Sigma ADC進(jìn)行RTD斷線檢測

    電子發(fā)燒友網(wǎng)站提供《使用精密Delta-Sigma ADC進(jìn)行RTD斷線檢測.pdf》資料免費下載
    發(fā)表于 09-23 11:23 ?1次下載
    使用精密<b class='flag-5'>Delta-Sigma</b> <b class='flag-5'>ADC</b>進(jìn)行RTD斷線檢測

    STM32H723VGT6只有一個DFSDM模塊,唯一的時鐘輸出,能不能輸出給2個sigma-delta同時采樣電流?

    如題,只有一個DFSDM模塊,唯一的時鐘輸出,能不能輸出給2個sigma-delta同時采樣電流(NSI1306M25,1位未編碼或者曼切斯特編碼位流),如果能,有沒有性能的限制
    發(fā)表于 05-20 06:22

    RZ MPU Delta-sigma的工作原理 Delta-Sigma的應(yīng)用簡介

    目前隔離式Delta-Sigma模數(shù)轉(zhuǎn)換器在伺服驅(qū)動的相電流檢測中得到越來越廣泛的應(yīng)用。
    的頭像 發(fā)表于 03-22 13:55 ?2872次閱讀

    關(guān)于NS SAR ADC的paper結(jié)構(gòu)介紹

    NS SAR的主要優(yōu)勢在于其能夠在傳統(tǒng)SAR ADC的結(jié)構(gòu)內(nèi)部實現(xiàn)Delta-sigma的操作,這無論從能量和面積上講都是非常高效的。
    的頭像 發(fā)表于 02-18 17:26 ?1866次閱讀
    關(guān)于NS <b class='flag-5'>SAR</b> <b class='flag-5'>ADC</b>的paper結(jié)構(gòu)介紹

    關(guān)于在PSoC 5LP上驅(qū)動Delta Sigma ADC的問題求解

    我想問一些關(guān)于在 PSoC 5LP 上驅(qū)動 Delta Sigma ADC 的問題。 首先,簡單介紹一下我的用例:我想使用 Delta Sigma
    發(fā)表于 01-23 07:05