基于C8051單片機(jī)和FPGA實(shí)現(xiàn)導(dǎo)納測量儀的系統(tǒng)設(shè)計(jì)

虛擬儀器的廣泛應(yīng)用，使得用戶可以根據(jù)需求，設(shè)計(jì)自己的儀器系統(tǒng)。無源網(wǎng)絡(luò)導(dǎo)納測量儀即是虛擬儀器設(shè)計(jì)思想的一種具體運(yùn)用，旨在實(shí)現(xiàn)對端口網(wǎng)絡(luò)的導(dǎo)納進(jìn)行自動(dòng)測量。測量儀是以C8051單片機(jī)為控制和處理核心，采用可編程邏輯器件EPF10K10，根據(jù)DDS原理產(chǎn)生信號(hào)源，將信號(hào)源連接到待測的網(wǎng)絡(luò)上，對網(wǎng)絡(luò)兩端的電壓和電流進(jìn)行差分放大，使其輸出電壓盡可能達(dá)到ADC的最大輸入電壓，然后進(jìn)行A／D采樣，采樣時(shí)，頻率隨信號(hào)頻率而改變，一個(gè)周期內(nèi)固定采32個(gè)點(diǎn)，用單片機(jī)的P1、P2直接接收數(shù)據(jù)，邊采樣邊接收。對采樣所得的電流、電壓數(shù)據(jù)進(jìn)行快速傅立葉變換（FFT），并分別求出其模值和相位，則導(dǎo)納的模值為電流模值與電壓模值之比，相位為電流與電壓的相位之差。實(shí)驗(yàn)證實(shí)，導(dǎo)納測量儀可根據(jù)不同的被測對象，選擇合適量程，可步進(jìn)改變信號(hào)頻率（頻率呵由鍵盤直接鍵入），實(shí)現(xiàn)精確測量。

系統(tǒng)功能與指標(biāo)

1．制作正弦波信號(hào)發(fā)生器，技術(shù)指標(biāo)如下：

a、能產(chǎn)生100Hz、：300Hz、1kHz、3kHz、10kHz頻率，頻率誤差的絕對值小于所要求頻率的1％：

b、輸出電壓峰-峰值為1V，輸出電壓誤差的絕對值小于20mV；

c、輸出電阻小于1Ω，輸出波形無明顯失真。

2．實(shí)現(xiàn)端口網(wǎng)絡(luò)N0的電導(dǎo)Re［Y］、電納Im［Y］、導(dǎo)納模|Y| 和導(dǎo)納角φY的測量電路，技術(shù)指標(biāo)如下：

a、電導(dǎo)Re［Y］的測量范圍為0.1mS～10mS，分為若干量程，測量誤差的絕對值小于

理論計(jì)算值的10％；

b、電納Im［Y］的測量范圍為0.1ms～10ms，分為若干量程，測量誤差的絕對值小于理論計(jì)算值的10％：

c、導(dǎo)納模|Y|測量誤差的絕對值小于理論計(jì)算值的10％；

d、導(dǎo)納角φY的測量范圍為±90°，測量誤差的絕對值小于理論計(jì)算值的5％。

發(fā)揮部分

1．將Re［Y］和Im［Y］的測量范圍擴(kuò)展到0.01mS～100mS，測量誤差要求不變。

2．自動(dòng)測量功能

a、正弦波信號(hào)發(fā)生器的

頻率可以從100Hz開始，以100Hz的步進(jìn)增加，最后到達(dá)10kHz結(jié)束；

b、能在上述各頻率點(diǎn)對網(wǎng)絡(luò)的Re［Y］和Im［Y］（或|Y|和φY）進(jìn)行連續(xù)的測量、存儲(chǔ)和回放顯示，其中，Re［Y］和Im［Y］（或|Y|）的測量具有量程自動(dòng)轉(zhuǎn)換功能；

c、能分別顯示上述4個(gè)參數(shù)的頻率特性曲線。

系統(tǒng)方案設(shè)計(jì)與實(shí)現(xiàn)

本系統(tǒng)利用FPGA芯片制作正弦波信號(hào)源V（t）=Vmcos2πft，通過電壓測量電路和電流測量電路，輸入端口網(wǎng)絡(luò)，分別對端口兩端的電壓V（t）=Vmcos2πft和電流i（t）=Imcos（2πft+φ）進(jìn)行采樣，將采樣數(shù)據(jù)存入存儲(chǔ)器。然后對采樣所得的電壓V（n）和電流i（n）數(shù)據(jù)進(jìn)行 幅值判斷，根據(jù)電壓、電流的幅度值V（n）max、i（n）max來確定相應(yīng)的測量量程；對采樣數(shù)據(jù)進(jìn)行快速傅立葉變換，得出采樣電壓和電流的幅度譜和相位譜，計(jì)算對應(yīng)頻率處的電壓模值|V|和相位φv，及電流的模值|I|和相位φi，則電流模值與電壓模值之比|I|／|V|即為被測網(wǎng)絡(luò)的導(dǎo)納模值|Y|，電流與電壓的相位之差 φi-φv為網(wǎng)絡(luò)導(dǎo)納的相位φY。自動(dòng)改變信號(hào)源的輸出信號(hào)頻率f，分別計(jì)算不同頻率的網(wǎng)絡(luò)導(dǎo)納值，可繪出網(wǎng)絡(luò)導(dǎo)納隨頻率的變化曲線。實(shí)現(xiàn)原理如圖1所示。

正弦信號(hào)發(fā)生器設(shè)計(jì)

正弦信號(hào)產(chǎn)生采用DDS技術(shù)，以FGPA方式實(shí)現(xiàn)，DDS的基本結(jié)構(gòu)由參考時(shí)鐘、相位累加器、存儲(chǔ)器（ROM）、DAC和濾波器（LPF）組成，其組成如圖2所示。

在用FPGA設(shè)計(jì)DDS電路的時(shí)候，相位累加器是決定DDS電路性能的關(guān)鍵部分，設(shè)計(jì)中采用相位累加器，通過進(jìn)位鏈和流水線技術(shù)相結(jié)合的辦法來實(shí)現(xiàn)，這樣既能保證較高的資源利用率，又能大幅提高系統(tǒng)的性能和速度。

相位／幅度轉(zhuǎn)換電路是DDS電路中的另一個(gè)關(guān)鍵部分，設(shè)計(jì)中面臨的主要問題就是資源的開銷。該電路通常采用ROM結(jié)構(gòu)，相位累加器的輸出是一種數(shù)字式鋸齒波，通過取它的若干位作為ROM的地址輸入，而后通過查表和運(yùn)算，ROM就能輸出所需波形的量化數(shù)據(jù)。

在FPGA（針對Altera公司的器件）中，ROM一般由EAB實(shí)現(xiàn)，并且ROM表的尺寸隨著地址位數(shù)或數(shù)據(jù)位數(shù)的增加成指數(shù)遞增關(guān)系，因此，在滿足信號(hào)性能的前提條件下，如何減少資源的開銷就是一個(gè)重要的問題。在實(shí)際設(shè)計(jì)時(shí)充分利用了信號(hào)周期內(nèi)的對稱性和算術(shù)關(guān)系來減少EAB的開銷。

基于FPGA的DDS技術(shù)可以實(shí)現(xiàn)頻率范圍為1kHz～1MHz、頻率穩(wěn)定度優(yōu)于10-4的要求，且容易實(shí)現(xiàn)頻率步進(jìn)100Hz的功能。在其外圍電路設(shè)計(jì)中利用LF356接成射隨器，可以保證輸出電阻小于1Ω，滿足設(shè)計(jì)要求，同時(shí)通過調(diào)節(jié)電位器可改變正弦波信號(hào)的峰峰值，便于系統(tǒng)調(diào)試。

數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)選用兩個(gè)ADC，在A／D采樣的時(shí)候，單片機(jī)同時(shí)進(jìn)行數(shù)據(jù)的接收和存儲(chǔ)。

ADC選用TLC5510，其采樣速率為20MSPS，在滿足要求指標(biāo)的同時(shí)，無須增加外圍存儲(chǔ)器。

在數(shù)據(jù)存儲(chǔ)過程中，假設(shè)采集點(diǎn)數(shù)為16，對于最高頻率10kHz來講，采樣頻率則為160kHz，采樣周期即為1／（160×106）=6μs，而C8051F020的系統(tǒng)時(shí)鐘頻率為24MHz，為單指令周期，則系統(tǒng)時(shí)鐘為1／24×106=50ns，其70％的指令是在1～2個(gè)系統(tǒng)時(shí)鐘內(nèi)完成，這里假設(shè)為兩個(gè)系統(tǒng)時(shí)鐘，考慮到存數(shù)過程為尋址存儲(chǔ)，大約耗費(fèi)10個(gè)系統(tǒng)時(shí)鐘，對應(yīng)時(shí)間為50×10=500ns=0.5μs，完全可以跟得上TLC5510的轉(zhuǎn)換速度。經(jīng)測試，指令執(zhí)行時(shí)間為1.5μs，可以在一個(gè)周期內(nèi)采樣32個(gè)點(diǎn)，因此無需增加外圍存儲(chǔ)器，充分利用現(xiàn)有單片機(jī)資源，簡化電路。

自動(dòng)量程轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

由于所測量的網(wǎng)絡(luò)不同，對應(yīng)的采樣電阻也需進(jìn)行適當(dāng)調(diào)整，才能保證采樣的準(zhǔn)確性，系統(tǒng)必須具有自動(dòng)量程轉(zhuǎn)換功能。采用繼電器并接若干電阻，通過單片機(jī)控制繼電器的通斷達(dá)到量程轉(zhuǎn)換的目的。

量程確定過程如下：

就電流采樣電路而言，TLC5510驅(qū)動(dòng)電壓為750mV～250mV，則須保證電流采樣電壓必須在此范圍內(nèi)，方可保證采樣的準(zhǔn)確（考慮指標(biāo)輸出電壓峰-峰值為1V，輸出電壓誤差的絕對值小于20mV），故有：

3／4 》 Vi 》 1／4 （1-1）

而Vi = Rs／（Rs+Z），故有：

3／4 》 Rs／（Rs+Z） 》 l／4 （1-2）

簡化可得下式：

3 Rs》 Z 》 Rs／3 （1-3）

考慮指標(biāo)要保證電導(dǎo)Re［Y］的測量范圍為0.1mS～10mS，故Z在100Ω～10KΩ范圍內(nèi)，對應(yīng)如下量程：

第一檔：Rs=30Ω，可以測量： 90Ω 》 Z 》10Ω；

第二檔：Rs=270Ω，可以測量： 810Ω 》 Z 》 90Ω;

第三檔：Rs=2.430KΩ，可以測量： 7.290KΩ 》 Z 》 810Ω；

第四檔：Rs=21.870KΩ，可以測量： 65.610KΩ 》 Z 》 7.290 KΩ；

第五檔：Rs=196.830KΩ，可以測量： 100KΩ 》 Z 》 65.610 KΩ。

量程判斷標(biāo)準(zhǔn)如下（采樣后電壓峰值為max_v_c，采樣后電流峰值為max_j_c）：

如果max_v_c》3 max_i_c，則檔位應(yīng)自動(dòng)擲低；

如果max_v_c

其他情況即設(shè)在當(dāng)前正常量程，不改變檔位。實(shí)際調(diào)試中，采用此檔位劃分，取得比較滿意的測量結(jié)果。

單片機(jī)控制

導(dǎo)納測量儀是以C8051單片機(jī)為控制和處理核心，基于VC編程，主要實(shí)現(xiàn)電流、電壓采樣數(shù)據(jù)的存儲(chǔ)，對存儲(chǔ)數(shù)據(jù)進(jìn)行FFT運(yùn)算，獲得導(dǎo)納模值、相位值，同時(shí)進(jìn)行自動(dòng)量程判斷；實(shí)現(xiàn)掃頻功能，同時(shí)存儲(chǔ)掃頻數(shù)據(jù)，顯示測量結(jié)果和波形等。各項(xiàng)參數(shù)的試驗(yàn)結(jié)果如表1、表2和表3所示。

結(jié)語

設(shè)計(jì)中充分利用了單片機(jī)和FPGA的強(qiáng)大功能，用軟件代替了大量的硬件，簡化了系統(tǒng)的安裝和調(diào)試，采用多點(diǎn)FFT，使測量精度更高。測試各項(xiàng)指標(biāo)均達(dá)到或高于設(shè)計(jì)要求。如果條件允許，外圍電路可制成印刷電路板，放大器可以選用性能更高但相對昂貴的芯片，如AD620，進(jìn)一步減小誤差，提高測量精度。

系統(tǒng)在實(shí)現(xiàn)上述功能的同時(shí)，借助RS-232實(shí)現(xiàn)了系統(tǒng)與PC的通信，以VC實(shí)現(xiàn)虛擬的圖形化界面，可在PC上實(shí)時(shí)顯示網(wǎng)絡(luò)導(dǎo)納值以及其他相關(guān)的測量指標(biāo)。

責(zé)任編輯：gt