簡(jiǎn)述燒寫(xiě)FPGA程序配置

1.Master Modes

自動(dòng)下載FPGA程序在本地的非易失性存儲(chǔ)器，而且主模式的時(shí)鐘來(lái)自內(nèi)部晶振。

2.Slave Modes

外部控制下載FPGA配置模式，通常稱為從模式，有串行和并行兩種模式。在從模式中，控制程序下載可以是一個(gè)處理器，MCU，DSP處理器或者測(cè)試鏡像。從模式的程序可以存放在整個(gè)系統(tǒng)的任意地方，比如flash，CPB板，以及主機(jī)處理器代碼，磁盤(pán)或者一個(gè)網(wǎng)絡(luò)連接設(shè)備中。

從模式中需要一個(gè)外部輸入CCLK。

3.PUDC

當(dāng)PUDC為低時(shí)，內(nèi)部的上拉電阻使能在每一個(gè)SelectIO引腳。當(dāng)PUDC為高時(shí)，不使能時(shí)則不使用內(nèi)部上拉電阻。

4.注意

1. 在設(shè)計(jì)電路圖時(shí)，為選擇最優(yōu)的FPGA配置方案，需主要考慮以下4個(gè)方面：總體設(shè)置，下載速率，成本，配置靈活性。

2. 在主模式下，F(xiàn)PGA自動(dòng)加載配置文件數(shù)據(jù)，該配置文件數(shù)據(jù)存儲(chǔ)于板載ROM里；從模式下，通過(guò)外部MCU/處理器將配置文件數(shù)據(jù)加載到FPGA中。

3. 用作配置FPGA的專(zhuān)用管腳在配置完成后不能夠被用作普通IO管腳，而非專(zhuān)用管腳在配置完畢后即被釋放，可用作普通IO管腳。

4. 電路設(shè)計(jì)時(shí)，一定要對(duì)M1M0管腳進(jìn)行正確的電平設(shè)定。為了今后擴(kuò)展需要或者暫時(shí)不確定為FPGA選擇何種配置模式，可為M1M0管腳同時(shí)預(yù)留上拉和下拉電阻，便于靈活選擇。

配置模式硬件選擇，還是很經(jīng)典的。

如下圖，當(dāng)采用JTAG的方式下載程序，M=[101]，硬件上M[2]上拉

當(dāng)采用SPI下載程序時(shí)候，M=[001]，硬件上M[2]下拉

編輯：jq