Cadence推出下一代Palladium Z2和Protium X2系統(tǒng)，革命性提升硅前硬件糾錯及軟件驗證速度

內(nèi)容提要：

·對比上一代，全新的Palladium Z2和Protium X2系統(tǒng)動力雙劍（dynamic duo）組合將容量提高2倍，性能提高1.5倍

·Palladium Z2硬件仿真加速平臺基于全新的自定制硬件仿真處理器，可以提供業(yè)界最快的編譯速度，結(jié)果所見即所得，以及最全面的硅前硬件糾錯功能

·Protium X2原型驗證系統(tǒng)基于最新的Xilinx UltraScale+ VU19P FPGA，為10億門級別的芯片設(shè)計提供硅前軟件驗證的最高運(yùn)行速度和最短的初始啟動時間

·Cadence擁有最完整的IP與SoC驗證、硬件與軟件回歸測試及早期軟件開發(fā)的全系列解決方案

中國上海，2021年4月6日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日發(fā)布Cadence? Palladium? Z2 Enterprise Emulation企業(yè)級硬件仿真加速系統(tǒng)和Protium? X2 Enterprise Prototyping企業(yè)級原型驗證系統(tǒng)，用于應(yīng)對呈指數(shù)級上升的系統(tǒng)設(shè)計復(fù)雜度和上市時間的壓力?；贑adence原有的Pallaidum Z1和Protium X1產(chǎn)品，新一代系統(tǒng)為當(dāng)前數(shù)十億門規(guī)模的片上系統(tǒng)（SoC）設(shè)計提供最佳的硅前硬件糾錯效率和最高的軟件調(diào)試吞吐率。此雙系統(tǒng)無縫集成統(tǒng)一的編譯器和外設(shè)接口，雙劍合璧，被稱為系統(tǒng)動力雙劍（dynamic duo）。新一代系統(tǒng)基于下一代硬件仿真核心處理器和Xilinx UltraScale+ VU19P FPGA，將為客戶帶來2倍容量提升和1.5倍性能提升，以更少的時間為大規(guī)模芯片驗證完成更多次數(shù)的迭代。此外，模塊化編譯技術(shù)也突破性地應(yīng)用在兩個系統(tǒng)中，使得100億門的SoC編譯可以在Palladium Z2 系統(tǒng)10小時內(nèi)即可完成，Protium X2系統(tǒng)也僅需不到24小時就可以完成。

“我們對高端圖形和超大規(guī)模設(shè)計的每一次升級都意味著復(fù)雜性的增加，上市時間也愈發(fā)緊張?！?NVIDIA公司硬件工程高級總監(jiān)Narendra Konda表示，“采用結(jié)合Cadence Palladium Z2和Protium X2系統(tǒng)的通用前端流程，我們可以優(yōu)化功能驗證（verification）、功能確認(rèn)（validation）和硅前軟件初啟的工作負(fù)載分布。得益于增加2倍的可用容量、提升50%的吞吐率以及更快的模塊化編譯循環(huán)，我們可以按時完成對最復(fù)雜GPU和SoC設(shè)計的全面驗證?！?/p>

Palladium Z2/Protium X2 dynamic duo動力雙劍組合被用于應(yīng)對移動、消費(fèi)電子和超大規(guī)模計算領(lǐng)域最先進(jìn)應(yīng)用設(shè)計所面臨的挑戰(zhàn)?；跓o縫集成的流程、統(tǒng)一的糾錯、通用的虛擬和物理接口以及跨系統(tǒng)的測試平臺內(nèi)容，該動力雙劍組合可以實現(xiàn)從硬件仿真到原型驗證的快速設(shè)計遷移和測試。

“AMD成功的重要成果之一，就是加速芯片開發(fā)流程并優(yōu)化AMD的左移戰(zhàn)略。”AMD公司全球院士、方法學(xué)架構(gòu)師Alex Star說到，“采用Cadence Palladium Z2 和 Protium X2系統(tǒng)提升性能，在保證硬件仿真和原型驗證間功能性一致的基礎(chǔ)上，可以提升硅前工作負(fù)載的吞吐量?？焖俪鯁⒌哪芰σ约霸赑alladium Z2硬件仿真與Protium X2原型驗證間短時間切換能力，在開發(fā)最具挑戰(zhàn)的SoC設(shè)計時，為我們提供了優(yōu)化自身的左移策略的機(jī)會。通過使用擁有業(yè)界領(lǐng)先的第三代AMD EPYC?處理器以及Palladium Z2和Protium X2平臺的資格認(rèn)證的服務(wù)器，客戶將能夠?qū)⑿袠I(yè)領(lǐng)先的性能計算帶入Palladium和Protium生態(tài)系統(tǒng)?！?/p>

“先進(jìn)SoC設(shè)計的硅前驗證需要具備數(shù)十億門處理能力的解決方案，該方案須同時提供最高的性能以及快速可預(yù)測的糾錯能力?！盋adence公司資深副總裁兼系統(tǒng)與驗證事業(yè)部總經(jīng)理Paul Cunningham表示，“我們?nèi)碌膁ynamic duo動力雙劍組合通過兩個緊密集成的系統(tǒng)滿足上述要求，包括針對快速可預(yù)測的硬件糾錯優(yōu)化的Palladium Z2硬件仿真加速系統(tǒng)，以及面向高性能數(shù)十億門軟件驗證優(yōu)化的Protium X2原型驗證系統(tǒng)?？蛻舯磉_(dá)的強(qiáng)烈需求讓我們深受鼓舞。Cadence將繼續(xù)與客戶合作，利用新系統(tǒng)實現(xiàn)最高的設(shè)計驗證吞吐率?！?/p>

“業(yè)界最佳的硬件仿真器是我們?nèi)〉贸晒Φ年P(guān)鍵，Arm在基于Arm的服務(wù)器上一直在廣泛使用硬件仿真加速器和仿真工具，以實現(xiàn)最高的整體驗證吞吐率?！盇rm公司設(shè)計服務(wù)資深總監(jiān)Tran Nguyen表示，“采用全新的Cadence Palladium Z2系統(tǒng)，我們已經(jīng)在最新設(shè)計上實現(xiàn)了超過50%的性能提升和2倍的容量增加，為我們提供了驗證下一代IP和產(chǎn)品所需的強(qiáng)大的硅前驗證能力?！?/p>

“Xilinx與Cadence緊密合作，確保Cadence的軟件前端能與后端的賽靈思Vivado Design Suite設(shè)計套件無縫協(xié)作?！盭ilinx公司關(guān)鍵應(yīng)用市場資深總監(jiān)Hanneke Krekels表示， “基于FPGA的Cadence Protium X2 原型驗證平臺讓使用我們Virtex UltraScale+ VU19P設(shè)備的用戶在十億門設(shè)計上實現(xiàn)數(shù)MHz的性能。Cadence與Xilinx前端到后端工作流程的緊密集成讓軟件工程師在開發(fā)最早期即可使用上述平臺，將寶貴時間用于設(shè)計驗證和軟件開發(fā)，而不是耗時的原型驗證初啟?！?/p>

Cadence驗證全流程包括Palladium Z2硬件仿真加速系統(tǒng)、Protium X2原型驗證系統(tǒng)、Xcelium? Logic Simulation邏輯仿真器、JasperGold? Formal Verification Platform形式化驗證平臺以及Cadence智能驗證應(yīng)用套件，可以提供最經(jīng)濟(jì)高效的驗證吞吐率。全新的Palladium Z2 和Protium X2系統(tǒng)是Cadence驗證套件的組成部分，支持公司的智能系統(tǒng)設(shè)計（Intelligent System Design?）戰(zhàn)略，助力實現(xiàn)SoC卓越設(shè)計。Palladium Z2 和Protium X2系統(tǒng)目前已在一些客戶中成功部署，并將在2021年第二季度向業(yè)內(nèi)廣泛面世。