總線半握手跨時(shí)鐘域處理

總線半握手跨時(shí)鐘域處理

簡要概述：

在上一篇講了單bit脈沖同步器跨時(shí)鐘處理，本文講述控制信號基于脈沖同步機(jī)制的總線單向握手跨時(shí)鐘域處理。由于是單向握手，所以比全握手同步效率高一些。

總線半握手同步器應(yīng)用場景：

適用有脈沖控制信號的總線跨時(shí)鐘域處理，不適用電平控制信號。慢到快，快到慢均可，大多數(shù)應(yīng)用于快到慢的場景，尤其是頻率比較大時(shí)，同步時(shí)間不僅要滿足單bit脈沖同步器的同步時(shí)間，還要保證脈沖同步后采集是更新前總線數(shù)據(jù)。

總線半握手同步器原理框圖：

總線半握手同步器跨時(shí)鐘域原理圖如下所示，內(nèi)部使用了脈沖同步器跨時(shí)鐘處理機(jī)制來處理總線對應(yīng)的控制信號。因?yàn)榭偩€數(shù)據(jù)沒有參與同步過程，所以需要輸入的總線數(shù)據(jù)在控制信號變化時(shí)才更新，其他時(shí)間鎖存原來的值。這樣使得同步后的控制信號信號能采集到對應(yīng)的總線數(shù)據(jù)。

總線半握手總線同步器仿真測試 ：

場景：快到慢， 源時(shí)鐘100Mhz 目的時(shí)鐘 25Mhz ，RATIO 比例設(shè)置為4(實(shí)際展寬了5倍)。

從上圖中可以看出，源總線對應(yīng)的控制信號src_vld_d1間隔是有要求的，同步之后的脈沖src_vld_sync 必須在前后兩個(gè)脈沖之間，否則會導(dǎo)致前級同步后的脈沖采集到下級鎖存的數(shù)據(jù)，如圖紅色箭頭，本應(yīng)采集數(shù)據(jù)是8’h10而實(shí)際誤采集了8’h1e。

總線半握手與總線全握手對比：

1.效率：全握手不管快到慢還是慢到快其同步時(shí)間為6個(gè)慢速時(shí)鐘。

半握手快到慢其同步時(shí)間為4個(gè)慢速時(shí)鐘。（100Mhz->25Mhz）

2.接口：全握手沒有對應(yīng)的控制信號，握手信號上電解復(fù)位后即可工作起來，

半握手信號有對應(yīng)有脈沖控制信號，內(nèi)部通過脈沖同步器握手。

3.應(yīng)用：全握手適用總線沒有對應(yīng)控制信號的場景，比如一些靜態(tài)配置信號。

半握手適用總線有對應(yīng)控制信號的場景，比如慢速的數(shù)據(jù)流信號。

易錯(cuò)點(diǎn)：把控制信號（脈沖）和總線拼接后，錯(cuò)誤使用全握手同步器處理，而沒有使用內(nèi)有脈沖采樣機(jī)制的半握手同步器處理。

原文標(biāo)題：CDC(三)總線半握手跨時(shí)鐘域處理

文章出處：【微信公眾號：FPGA自習(xí)室】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq