【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章PL讀寫PS端DDR數(shù)據(jù)

本原創(chuàng)教程由芯驛電子科技（上海）有限公司（ALINX）創(chuàng)作，版權(quán)歸本公司所有，如需轉(zhuǎn)載，需授權(quán)并注明出處。

適用于板卡型號(hào)：

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

實(shí)驗(yàn)Vivado工程目錄為“pl_read_write_ps_ddr/vivado”。

實(shí)驗(yàn)vitis工程目錄為“pl_read_write_ps_ddr /vitis”。

PL和PS的高效交互是zynq soc開發(fā)的重中之重，我們常常需要將PL端的大量數(shù)據(jù)實(shí)時(shí)送到PS端處理，或者將PS端處理結(jié)果實(shí)時(shí)送到PL端處理，常規(guī)我們會(huì)想到使用DMA的方式來進(jìn)行，但是各種協(xié)議非常麻煩，靈活性也比較差，本節(jié)課程講解如何直接通過AXI總線來讀寫PS端ddr的數(shù)據(jù)，這里面涉及到AXI4協(xié)議，vivado的FPGA調(diào)試等。

FPGA工程師工作內(nèi)容

以下為FPGA工程師負(fù)責(zé)內(nèi)容。

1. ZYNQ的HP端口使用

zynq 7000 SOC的HP口是 High-Performance Ports的縮寫，如下圖所示，一共有4個(gè)HP口，HP口是AXI Slave設(shè)備，我們可以通過這4個(gè)HP接口實(shí)現(xiàn)高帶寬的數(shù)據(jù)交互。

2. 硬件環(huán)境搭建

1）基于“ps_hello”工程，在vivado的界面中HP的配置如下圖(HP0~HP3)，這里面有使能控制，數(shù)據(jù)位寬選擇，可選擇32bit、64bit或128bit的位寬。我們的實(shí)驗(yàn)啟用HP0配置為64bit位寬，使用的時(shí)鐘是150Mhz，HP的帶寬是150Mhz * 64bit，對(duì)于視頻處理，ADC數(shù)據(jù)采集等應(yīng)用都有足夠的帶寬。不需要AXI HPM0 LPD，取消選擇。

2）添加復(fù)位模塊，用于復(fù)位

3）在空白處右鍵選擇”Creat Port”

配置如圖

4）連接時(shí)鐘和復(fù)位

5）選中引腳，點(diǎn)擊Make External，將信號(hào)導(dǎo)出

并修改引腳名稱如下圖

并選擇總線同步時(shí)鐘為axi_hp_clk

6）點(diǎn)開Address Editor，如果發(fā)現(xiàn)地址沒有分配，點(diǎn)擊自動(dòng)分配地址按鈕

分配后的結(jié)果，可以看到訪問DDR, QSPI, OCM的地址空間

保存設(shè)計(jì)，重新Generate Ouput Product

7）添加hdl文件

點(diǎn)擊Finish

HDL層級(jí)關(guān)系更新結(jié)果

3. PL端AXI Master

AXI4相對(duì)復(fù)雜，但SOC開發(fā)者必須掌握，對(duì)于zynq的開發(fā)者，筆者建議能夠在一些已有的模板代碼基礎(chǔ)上修改。AXI協(xié)議的具體內(nèi)容可參考Xilinx UG761 AXI Reference Guide。在這里我們簡(jiǎn)單了解一下。

AXI4所采用的是一種READY，VALID握手通信機(jī)制，即主從模塊進(jìn)行數(shù)據(jù)通信前，先根據(jù)操作對(duì)各所用到的數(shù)據(jù)、地址通道進(jìn)行握手。主要操作包括傳輸發(fā)送者A等到傳輸接受者B的READY信號(hào)后，A將數(shù)據(jù)與VALID信號(hào)同時(shí)發(fā)送給B，這是一種典型的握手機(jī)制。

AXI總線分為五個(gè)通道：

• 讀地址通道，包含ARVALID, ARADDR, ARREADY信號(hào)；

• 寫地址通道，包含AWVALID，AWADDR, AWREADY信號(hào)；

• 讀數(shù)據(jù)通道，包含RVALID, RDATA, RREADY, RRESP信號(hào)；

• 寫數(shù)據(jù)通道，包含WVALID, WDATA，WSTRB, WREADY信號(hào)；

• 寫應(yīng)答通道，包含BVALID, BRESP, BREADY信號(hào)；

• 系統(tǒng)通道，包含：ACLK，ARESETN信號(hào)；

其中ACLK為axi總線時(shí)鐘，ARESETN是axi總線復(fù)位信號(hào)，低電平有效；讀寫數(shù)據(jù)與讀寫地址類信號(hào)寬度都為32bit；READY與VALID是對(duì)應(yīng)的通道握手信號(hào)；WSTRB信號(hào)為1的bit對(duì)應(yīng)WDATA有效數(shù)據(jù)字節(jié)，WSTRB寬度是32bit/8=4bit；BRESP與RRESP分別為寫回應(yīng)信號(hào)，讀回應(yīng)信號(hào)，寬度都為2bit，‘h0代表成功，其他為錯(cuò)誤。

讀操作順序?yàn)橹髋c從進(jìn)行讀地址通道握手并傳輸?shù)刂穬?nèi)容，然后在讀數(shù)據(jù)通道握手并傳輸所讀內(nèi)容以及讀取操作的回應(yīng)，時(shí)鐘上升沿有效。如圖所示：

寫操作順序?yàn)橹髋c從進(jìn)行寫地址通道握手并傳輸?shù)刂穬?nèi)容，然后在寫數(shù)據(jù)通道握手并傳輸所讀內(nèi)容，最后再寫回應(yīng)通道握手，并傳輸寫回應(yīng)數(shù)據(jù)，時(shí)鐘上升沿有效。如圖所示：

在我們不擅長(zhǎng)寫FPGA的一些代碼時(shí)我們往往要借鑒別人的代碼或者使用IP core。在這里筆者從github上找到一個(gè)AXI master的代碼，地址是https://github.com/aquaxis/IPCORE/tree/master/aq_axi_vdma。這個(gè)工程是一個(gè)自己寫的VDMA，里面包含了大量可參考的代碼。筆者這里主要使用了aq_axi_master.v這個(gè)代碼用于AXI master讀寫操作。借鑒別人代碼有時(shí)會(huì)節(jié)省很多時(shí)間，但如果不能理解的去借鑒，出現(xiàn)問題了很難解決。具體可以參考aq_axi_master.v代碼，有部分修改。

4. ddr讀寫數(shù)據(jù)的檢驗(yàn)

有了AXI Master讀寫接口以后比較編寫了一個(gè)簡(jiǎn)單的驗(yàn)證模塊，這個(gè)驗(yàn)證模塊是用來驗(yàn)證ddr ip的，通過寫入數(shù)據(jù)，然后讀取出來比較。這里要注意的是PS端DDR的起始地址和大小，還有地址的單位是byte還是word，AXI總線的地址單位是byte，測(cè)試模塊的地址單位是word（這里的word不一定是4byte）。文件名mem_test.v。

5. Vivado軟件的調(diào)試技巧

AXI讀寫驗(yàn)證模塊只有一個(gè)error信號(hào)用于指示錯(cuò)誤，如果有數(shù)據(jù)錯(cuò)誤我們希望能更精確的信息，altera的quartus II軟件中有signal tap工具，xilinx 的ISE中有chipscope工具，這些都是嵌入式邏輯分析儀，對(duì)我們調(diào)試有很大幫助，在vivado軟件中調(diào)試更加方便。在插入調(diào)試信號(hào)時(shí)有些信息可能會(huì)被優(yōu)化掉，或者信號(hào)名稱改變了就不容易識(shí)別，這個(gè)時(shí)候我們可以在程序代碼里加入*mark_debug="true"*這樣的屬性，如下圖的信號(hào)：

具體的添加方法在”PL的“Hello World”LED實(shí)驗(yàn)”中已經(jīng)講過，可參考。

并在XDC文件里綁定error信號(hào)到PL端LED燈上。

6. Vitis工程開發(fā)

以hello world為模板新建vitis工程如下

通過vitis下載程序后，系統(tǒng)會(huì)復(fù)位并且下載FPGA的bit文件。然后回到vivado界面點(diǎn)擊Program and Debug欄自動(dòng)連接目標(biāo)如下圖所示：

自動(dòng)連接硬件后可發(fā)現(xiàn)JTAG連上的設(shè)備，其中有一個(gè)hw_ila_1的設(shè)備，這個(gè)設(shè)備就是我們debug設(shè)備，選中后可點(diǎn)擊上方黃色三角按鈕捕捉波形。如果有些信號(hào)沒有顯示完整，可點(diǎn)擊波形旁邊的“+”按鈕添加。

點(diǎn)擊捕獲波形以后如下圖所示，如果error一直為低，并且讀寫狀態(tài)有變化，說明讀寫DDR數(shù)據(jù)正常，用戶在這里可以自己查看其它的信號(hào)來觀察寫入DDR的數(shù)據(jù)和從DDR讀出的數(shù)據(jù)。

7. 本章小結(jié)

zynq系統(tǒng)相對(duì)于單個(gè)FPGA或單個(gè)ARM要復(fù)雜很大，對(duì)開發(fā)者的基礎(chǔ)知識(shí)要求較高，本章內(nèi)容涉及到AXI協(xié)議、zynq的互聯(lián)資源、vivado的和Vitis的調(diào)試技巧。這些都僅僅是基礎(chǔ)知識(shí)，筆者在這里也僅僅是拋磚引玉，大家還是要多多練習(xí)，在不斷練習(xí)中掌握技巧.