0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis的使用教程

電子設(shè)計 ? 來源:IC學習者 ? 作者:IC學習者 ? 2022-07-25 18:03 ? 次閱讀

在學習ZYNQ嵌入式開發(fā)的過程中,正點原子的教程是采用SDK,而我下載的vivado2020.1已經(jīng)變成了vitis,所以寫一這篇博客,方便后續(xù)查閱。

找到vitis
vivado->tools->launch vitis ide

pIYBAGAKRmuAPYuaAAC7xXV6UIQ457.png

如果打開失敗,說明沒有安裝vitis,先進行安裝

安裝vitis
vivado->help->Add Design Tools or Devices…

o4YBAGAKRqqAUoshAACN27nz8hY767.png

退出殺軟來加速安裝,下一步,登錄,

o4YBAGAKRuiAFRuMAABFAxyZecw400.png

建議點擊preference,關(guān)閉optimize disk usage,否則安裝結(jié)束后可能會卡在optimize disk usage上。有人優(yōu)化了一晚上沒結(jié)束,不得已重裝。我晚上打開安裝程序,第二天發(fā)現(xiàn)電腦已經(jīng)睡眠了,程序卡在optimize disk usage上,等了半上午,快失去耐心得時候安裝完成了。

pIYBAGAKRyeABj86AABrCdeXUHo986.png

pIYBAGAKR2WAVWCEAADaQF-0tjI110.png

我已經(jīng)安裝完成了,所以是灰色狀態(tài)。

創(chuàng)建platform工程
vivado->tools->launch vitis ide

選擇工作路徑

pIYBAGAKR7aAC6wYAABuSs1FsJo920.png

先創(chuàng)建一個 platform project,填寫工程名

o4YBAGAKR_SAI8hgAADO_mgfFTw764.png

選擇xsa文件路徑

pIYBAGAKSDOAeaoZAADMGLf2COQ955.png

創(chuàng)建application工程
新建一個應(yīng)用工程

pIYBAGAKSHmASDaOAALHAEaqtFY100.png

選擇剛剛創(chuàng)建的平臺

o4YBAGAKSL-APU53AAErWI1I-cc020.png

填寫應(yīng)用工程名

o4YBAGAKSQaAFUyzAADw7pivg1E891.png

默認、

pIYBAGAKSXeACPidAAC-VJnlQUM467.png

選擇空白C工程

o4YBAGAKSeWALOKpAADnfrEDK-4305.png

結(jié)束工程創(chuàng)建

o4YBAGAKSiWAejD2AAKFaU31P5g286.png

找例程
explorer->platform工程名->platform.spr->board support package
board support package點擊一次顯示

pIYBAGAKSmeASRGuAAK055P66C4625.png

board support package再點擊一次,并拖動滾動條找到GPIO部分

o4YBAGAKSriANFswAAHDpJsVcDQ722.png

可以查看文檔documentation,也可以加載例程
點擊 Documentation 將在瀏覽器窗口打開 GPIO 的 API 文檔,里面有關(guān)于 GPIO 的詳細信息

o4YBAGAKSvuARu93AAIVGT5f9GA146.png

點擊 Import Examples,會彈出下圖所示的導入示例界面

o4YBAGAKS22AciRsAACbFDHZzE4838.png

這兩個示例的介紹可以在剛才打開的 API 文檔中看到。
xgpiops_intr_example.c 包含有關(guān)如何直接使用 XGpiops 驅(qū)動程序的示例。此示例顯示了中斷模式下驅(qū)動程序的用法,并使用 GPIO 的中斷功能檢測按鈕事件,根據(jù)輸入控制 LED 輸出。
xgpiops_polled_example.c同樣包含有關(guān)如何直接使用 XGpiops 驅(qū)動程序的示例。此示例提供了用于讀取/寫入各個引腳的 API 的用法。
選擇 xgpiops_polled_example 示例

在 Project Explorer 中,新增了 pio_mio_bsp_xgpiops_polled_example_1 目錄,我們打開其 src 目錄下的 xgpiops_polled_example.c 文件。

pIYBAGAKS-CAWvJlAANaAyQQYl0058.png

代碼沒看懂,先放放,刪了,寫其他的吧。

o4YBAGAKTDGALWeUAANoX9OEL30144.png

刪除應(yīng)用工程,連本地文件一起刪除

之前寫了一半,但是突然有感覺了,就只顧著寫代碼了,教程沒有寫完。第二天接著前面的進度寫了,工程名不太一樣,但過程都是一樣的。

編寫源碼
src右鍵,新建文件

o4YBAGAKTHCAYYgWAACWtEG4Nss381.png

文件名main.c

pIYBAGAKTLCAE1VlAACllC_F6ek204.png

寫代碼,我直接粘貼現(xiàn)成的代碼了

o4YBAGAKTPCATrovAAIz7Ybtkfk188.png

編譯工程,點擊一下應(yīng)用工程名
再點擊Project->build project

pIYBAGAKTTmAXx2tAADAomIDjRI262.png

等右下角進度條跑完,build finished

pIYBAGAKTXiAfqZCAADy5-Q926U224.png

下載程序
如果使用到了PL資源,需要加載比特流,反之不用。
因為本次實驗使用了 PL 內(nèi)的資源,因此我們在下載軟件編譯生成的 elf 文件之前,需要先下載硬件設(shè)計過程中生成的 bitstream 文件,對 PL 部分進行配置。
點擊“ Xilinx-> Program FPGA

pIYBAGAKTbaAQShpAADasHih7Qw206.png

點擊右下角的“Program”

一段進度條過去了

配置 PL 完成后, 接下來我們要下載軟件程序。在應(yīng)用工程 上右擊,選擇“Run As->launch hardware

一段進度條過去了

程序就已經(jīng)運行了,可以從串口的打印結(jié)果上看到。

pIYBAGAKTfSAaKNKAABi-05q_qE398.png

沒了

插入一下,串口界面可以在windows->show view
搜索terminal

pIYBAGAKTjSAcBHjAABeU7VjwP0088.png

單機右上角+連接相應(yīng)串口

pIYBAGAKTnmACwn4AAB1AnKU_Ic900.png

參考文獻

正點原子ZYNQ嵌入式開發(fā)

Xilinx vitis學習教程:ZYNQ之Hello world(1)

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 教程
    +關(guān)注

    關(guān)注

    25

    文章

    265

    瀏覽量

    54194
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    147

    瀏覽量

    7465
收藏 人收藏

    評論

    相關(guān)推薦

    使用AMD Vitis進行嵌入式設(shè)計開發(fā)用戶指南

    由于篇幅有限,本文僅選取部分內(nèi)容進行分享。 Vitis 簡介 AMD Vitis 工具套件包含多種設(shè)計技術(shù),用于開發(fā)以 AMD 器件(例如,AMD Versal 自適應(yīng) SoC 器件、AMD
    的頭像 發(fā)表于 01-08 09:33 ?501次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進行嵌入式設(shè)計開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?370次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?273次閱讀

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?218次閱讀
    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Vitis統(tǒng)一軟件平臺2024.1全新發(fā)布

    通過新版本,系統(tǒng)架構(gòu)師和開發(fā)者可以進一步優(yōu)化設(shè)計開發(fā)流程,同時提升整體系統(tǒng)性能。
    的頭像 發(fā)表于 09-18 09:34 ?444次閱讀

    FPGA無芯片HDMI接入方案及源碼

    包含 .xsa 文件,如果使用的是Digilent官方板卡,則可以直接啟動 Vitis 進行調(diào)試。 啟動 Vitis。 啟動 Vitis 后,使用“導入項目”導入
    發(fā)表于 07-16 19:25

    一個更適合工程師和研究僧的FPGA提升課程

    系統(tǒng)軟件設(shè)計; ● 嵌入式系統(tǒng)設(shè)計; ● Zynq SoC 系統(tǒng)架構(gòu); ● 基于Vitis進行嵌入軟件開發(fā)移植; Versal ACAP設(shè)計課程 03 ● 設(shè)計Versal ACAP
    發(fā)表于 06-05 10:09

    AMD Vitis?設(shè)計工具中的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計工具是 Vitis 設(shè)計工具變化較大的一個版本,設(shè)計流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?625次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計工具中的Libraries新功能介紹

    在Windows 10上創(chuàng)建并運行AMD Vitis?視覺庫示例

    本篇文章將演示創(chuàng)建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD Vitis
    的頭像 發(fā)表于 05-08 14:02 ?819次閱讀
    在Windows 10上創(chuàng)建并運行AMD <b class='flag-5'>Vitis</b>?視覺庫示例

    如何使用Vitis自帶的LWIP模板進行PS端千兆以太網(wǎng)TCP通信?

    開發(fā)板有兩路千兆以太網(wǎng),通過RGMII接口連接,本實驗演示如何使用Vitis自帶的LWIP模板進行PS端千兆以太網(wǎng)TCP通信。
    的頭像 發(fā)表于 04-28 10:44 ?3646次閱讀
    如何使用<b class='flag-5'>Vitis</b>自帶的LWIP模板進行PS端千兆以太網(wǎng)TCP通信?

    AMD Vitis? Embedded嵌入式軟件開發(fā)套件的功能和特性概述

    Vitis Embedded 是一款獨立的嵌入式軟件開發(fā)套件,主要用于為 AMD 自適應(yīng) SoC 和 FPGA 中的 AMD 嵌入式處理子系統(tǒng)(基于 ARM 的子系統(tǒng)和 AMD MicroBlaze)開發(fā)并編譯 C/C++ 軟件。
    的頭像 發(fā)表于 04-08 10:50 ?961次閱讀
    AMD <b class='flag-5'>Vitis</b>? Embedded嵌入式軟件開發(fā)套件的功能和特性概述

    FPGA版通用圖形處理架構(gòu)創(chuàng)新解決方案

    ThunderGP是基于HLS的開源通用圖形處理框架,支持Vitis和SDAccel開發(fā)環(huán)境,適用于U50、U200、U250和VCU1525等Xilinx Alveo平臺(官方開發(fā)板)。
    發(fā)表于 03-26 12:16 ?550次閱讀
    FPGA版通用圖形處理架構(gòu)創(chuàng)新解決方案

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    上一章聊了一下vitis2023.2怎樣使用classic Vitis IDE,這章我們來說一說基于classic Vitis IDE的工程怎么樣更新到新版本的Vitis Unifie
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已經(jīng)更新到2023.2了,新版本相較于舊版本更新了嵌入式平臺,新版平臺增加了Versal? AI 引擎 DSP 設(shè)計的增強功能,全新的獨立 Vitis 嵌入式軟件,最新 Vitis 統(tǒng)一
    發(fā)表于 03-24 16:15

    AMD Kria KR260 DPU配置教程2

    在上一篇文章中 開發(fā)者分享|AMD Kria KR260 DPU 配置教程 1 我們導出了 platform 的設(shè)計工程 XXX.xsa。接下來我們將使用 pfm.tcl 來生成 platform 工程,配置 Linux 部分并生成 AMD Vitis acceleration platform。
    的頭像 發(fā)表于 01-19 10:16 ?2794次閱讀
    AMD Kria KR260 DPU配置教程2