原創(chuàng)聲明:
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。
適用于板卡型號:
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
1. 軟件環(huán)境
軟件開發(fā)環(huán)境基于Vivado 2020.1
2. 硬件環(huán)境
開發(fā)板型號 | 芯片型號 |
AXU2CGA | xczu2cg-sfvc784-1-e |
AXU2CGB | xczu2cg-sfvc784-1-e |
3. 批處理下載QSPI Flash
所有的工程目錄下都有個bootimage文件夾,存放了對應(yīng)的BOOT.bin文件,可將此文件拷貝到Vitis_image_download文件夾,覆蓋原有的BOOT.bin。也可以把BOOT.bin放到SD卡啟動驗證功能

vitis_image_download文件夾在course_s2目錄下面,進(jìn)入文件夾,右鍵點擊program_qspi.bat,打開編輯


將program_flash路徑改成自己的軟件安裝路徑,保存并關(guān)閉。

雙擊program_qspi.bat,即可下載BOOT.BIN到QSPI FLASH,建議用JTAG模式下載。

也可以采用SD卡啟動方法,把BOOT.bin文件拷貝到SD內(nèi)啟動。
4. 批處理建立Vitis工程
由于Vitis工程編譯后占用空間較大,因此為了節(jié)省大家寶貴的時間,我們提供了Vitis工程的批處理tcl腳本,在每個工程下都有個vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動創(chuàng)建工程的腳本

大家需要做的是編輯auto_create_vitis文件夾中的build_vitis.bat文件

將黃色框中的xsct.bat路徑換成自己安裝的路徑,路徑為xx\Vitis\2020.1\bin\xsct.bat

保存之后,再雙擊build_vitis.bat就可以創(chuàng)建工程了
編譯結(jié)束,按任意鍵退出

打開Vitis軟件,選擇工程路徑,Launch

打開后,關(guān)閉Welcom界面

工程即可使用

-
FPGA
+關(guān)注
關(guān)注
1643文章
21968瀏覽量
614307 -
編譯
+關(guān)注
關(guān)注
0文章
676瀏覽量
33761 -
Zynq
+關(guān)注
關(guān)注
10文章
614瀏覽量
48033 -
MPSoC
+關(guān)注
關(guān)注
0文章
200瀏覽量
24626 -
Vitis
+關(guān)注
關(guān)注
0文章
147瀏覽量
7836
發(fā)布評論請先 登錄
第十七章 SPI

Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

Zynq UltraScale+ MPSoC數(shù)據(jù)手冊
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

在米爾電子MPSOC實現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
第十七屆安博會圓滿落幕

《DNK210使用指南 -CanMV版 V1.0》第十七章 machine.WDT類實驗
在米爾電子MPSOC實現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
文檔更新 | 迅為RK3568驅(qū)動指南-第十七篇(串口)
使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

達(dá)實智能亮相第十七屆高工鋰電產(chǎn)業(yè)峰會
ALINX FPGA+GPU異架構(gòu)視頻圖像處理開發(fā)平臺介紹
先進(jìn)FPGA的電源設(shè)計注意事項(電源設(shè)計器121)

南方測繪亮相第十七屆中國智慧城市大會

評論