半導(dǎo)體工藝開發(fā)：利用虛擬晶圓制造的統(tǒng)計(jì)數(shù)據(jù)來提高良率

半導(dǎo)體工藝的開發(fā)絕非易事，每一代器件研發(fā)的難度和成本在不斷提升。用傳統(tǒng)的先構(gòu)建再測試的方法來開發(fā)最先進(jìn)的工藝過于耗時(shí)且成本過高，如今已經(jīng)不再適用。

工藝開發(fā)的高成本

大多數(shù)芯片設(shè)計(jì)師需要基于現(xiàn)有制造工藝來開發(fā)新產(chǎn)品，但這些工藝本身也需要工程師來開發(fā)。工藝開發(fā)，相較于設(shè)計(jì)新的芯片，對于工程師以及他們的技能要求完全不同。前者的目標(biāo)在于創(chuàng)造新的半導(dǎo)體制造工藝，不僅要滿足器件性能要求而且要保證高良率。

過去的開發(fā)人員需要準(zhǔn)備多種測試晶圓來確定特定器件的最佳工藝需求。他們需要先制造一組晶圓并對其做分析，然后基于分析結(jié)果來改進(jìn)下一輪的制造工藝步驟。隨著特征尺寸的縮小，每次更新的工藝會對變量更加敏感。在測試時(shí)還必須考慮之前的開發(fā)中可能忽略的特征和寄生現(xiàn)象，這進(jìn)一步提高了測試的復(fù)雜性和數(shù)據(jù)量。在最終確定整個(gè)工藝流程之前要不斷循環(huán)重復(fù)這一過程，由此帶來的時(shí)間和成本會不斷攀升，因此要將這樣的方法用于最先進(jìn)的技術(shù)節(jié)點(diǎn)幾乎是不現(xiàn)實(shí)的。

使用虛擬晶圓進(jìn)行測試

如今我們可以用虛擬制造來代替這種耗時(shí)且成本高昂的傳統(tǒng)方法。虛擬制造是指用計(jì)算機(jī)模擬制造真實(shí)晶圓的工藝過程（如圖1所示）。半導(dǎo)體工藝工程師可以用虛擬模型來測試制造設(shè)備的各種不同配置，其中的變量遠(yuǎn)超真實(shí)場景下的測試。通過模擬整個(gè)工藝流程，設(shè)計(jì)人員可以在幾天（而非幾個(gè)月）內(nèi)完成數(shù)千個(gè)晶圓的虛擬制造。以圖形動畫展現(xiàn)的可視化工藝流程可以幫助他們快速了解情況、調(diào)整工藝配方和器件集成方案，并評估各項(xiàng)調(diào)整對電性能的影響。

利用虛擬晶圓制造的統(tǒng)計(jì)數(shù)據(jù)來提高良率

基于大量數(shù)據(jù)的統(tǒng)計(jì)分析能夠讓開發(fā)人員對選定的工藝設(shè)置更有信心。虛擬制造的建模能納入真實(shí)條件下無法模擬的缺陷和隨機(jī)變化，讓開發(fā)人員能夠測試器件架構(gòu)對工藝流程中各種不可預(yù)測因素的靈敏度。

優(yōu)化新存儲器或邏輯制造流程的工藝設(shè)置方式有數(shù)種，其中最簡單的就是選擇一個(gè)變量并研究其影響。以關(guān)鍵尺寸 （CD） 為例，它是指能保證達(dá)到所需電性能的器件特征尺寸。開發(fā)人員可以先設(shè)定一個(gè)從低到高的特定尺寸范圍，然后測試該范圍內(nèi)不同尺寸數(shù)值對器件性能（例如閾值電壓）的影響，他們還可以用這些建模來測試交叉工序之間的相互作用。

然而，上述方法并不足以研究各工藝步驟以及最終結(jié)構(gòu)之間錯綜復(fù)雜的相互作用。我們要用的第二種方法是蒙特卡洛分析，即隨機(jī)改變各種工藝和器件參數(shù)，并計(jì)算得出最終器件的幾何形狀和性能（如圖2所示），這些數(shù)據(jù)可以自動定義所需的工藝和設(shè)計(jì)參數(shù)以滿足特定良率和性能的要求?？梢哉f這是虛擬技術(shù)最主要的用武之地，非常適用于測試眾多不同工藝之間的相互作用。

基于虛擬制造的統(tǒng)計(jì)實(shí)驗(yàn)

用于虛擬制造的SEMulator3D

SEMulator3D是泛林集團(tuán)旗下Coventor公司開發(fā)的虛擬制造平臺，可用于定義所有工藝步驟以及器件建模、指標(biāo)數(shù)據(jù)收集、電性與器件分析、結(jié)果統(tǒng)計(jì)分析和基于圖形動畫的工藝流程可視化。如今很多半導(dǎo)體公司都在使用該平臺來優(yōu)化和擴(kuò)展先進(jìn)的工藝節(jié)點(diǎn)，開發(fā)像GAA（全包圍柵極）晶體管（如圖3所示）這樣先進(jìn)的新技術(shù)。

這樣的虛擬制造技術(shù)代表了半導(dǎo)體工藝開發(fā)的未來，能讓新的工藝提前數(shù)月問世，并為領(lǐng)先的半導(dǎo)體公司帶來高達(dá)數(shù)億美元的市場機(jī)會。

責(zé)任編輯：xj