希捷公布基于RISC-V架構(gòu)設(shè)計(jì)的兩款全新處理器

近兩年，開源開放的RISC-V指令集架構(gòu)成為行業(yè)新寵，諸多科技巨頭紛紛研發(fā)自己的RISC-V架構(gòu)處理器?，F(xiàn)在，硬盤巨頭希捷公布了基于RISC-V架構(gòu)設(shè)計(jì)的兩款全新處理器，可加快數(shù)據(jù)中心和邊緣的實(shí)時(shí)分析。

事實(shí)上，雖然希捷的核心產(chǎn)品是硬盤，但是對(duì)于芯片設(shè)計(jì)經(jīng)驗(yàn)豐富，硬盤中的很多控制芯片都是希捷自己的，僅僅在過去一年，希捷就交付了近10億顆集成了RISC-V內(nèi)核的芯片。

希捷新設(shè)計(jì)的兩款RISC-V處理器，其一支持開放標(biāo)準(zhǔn)的內(nèi)核，旨在實(shí)現(xiàn)高性能，已在機(jī)械硬盤中完成了功能驗(yàn)證，另一款則用于面積優(yōu)化，已完成設(shè)計(jì)，正在構(gòu)建。

與當(dāng)前解決方案相比，新的高性能內(nèi)核可將實(shí)時(shí)的、關(guān)鍵的硬盤工作負(fù)載性能提升高達(dá)3倍，另外還支持高級(jí)伺服（移動(dòng)控制）算法，用于控制磁頭在鄰近磁道之間的移動(dòng)，可實(shí)現(xiàn)更精細(xì)的定位。

面積優(yōu)化型內(nèi)核具備可靈活配置的微架構(gòu)、功能集。經(jīng)過優(yōu)化的內(nèi)核既優(yōu)化了封裝面積，也降低了功耗，從而輔助或支持后臺(tái)工作負(fù)載。

它還可以執(zhí)行安全敏感型邊緣計(jì)算操作，包括新一代后量子加密。

兩款處理器都集成了RISC-V的安全特性，在邊緣端、云端都可以帶來更強(qiáng)大的數(shù)據(jù)可靠性、安全性、移動(dòng)性，而希捷本身也是OpenTitan（安全芯片設(shè)計(jì)開源項(xiàng)目）的成員之一。

值得一提的是，另一大硬盤巨頭西數(shù)也在2018年底就發(fā)布了基于RISC-V指令集的自主通用架構(gòu)SweRV、開源的SweRV指令集模擬器（ISS），并向第三方芯片廠商開放，2019年底又發(fā)布了兩款微控制器專用CPU SweRV Core EH2、SweRV Core EL2。

責(zé)任編輯：PSY