0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MCM布局布線的軟件實(shí)現(xiàn)

電子工程師 ? 來(lái)源:FPGA設(shè)計(jì)論壇 ? 作者:FPGA設(shè)計(jì)論壇 ? 2020-11-20 16:37 ? 次閱讀

隨著封裝密度的增加和工作頻率的提高,MCM電路設(shè)計(jì)中的信號(hào)完整性問(wèn)題已不容忽視。本文以檢測(cè)器電路為例,首先利用APD軟件實(shí)現(xiàn)電路的布局布線設(shè)計(jì),然后結(jié)合信號(hào)完整性分析,對(duì)電路布局布線結(jié)構(gòu)進(jìn)行反復(fù)調(diào)整,最后的Spectra Quest軟件仿真結(jié)果表明,改進(jìn)后的電路布局布線滿足信號(hào)完整性要求,同時(shí)保持較高的仿真精度。

隨著集成電路工藝技術(shù)的發(fā)展,多芯片組件工作速度越來(lái)越高,高速信號(hào)的處理已成為MCM電路設(shè)計(jì)能否成功的關(guān)鍵。當(dāng)時(shí)鐘信號(hào)的上升沿或下降沿很小時(shí),就會(huì)導(dǎo)致傳輸線效應(yīng),即出現(xiàn)信號(hào)完整性問(wèn)題。

本設(shè)計(jì)按照?qǐng)D1所示的MCM布局布線設(shè)計(jì)流程,以檢測(cè)器電路為例,詳細(xì)闡述了利用信號(hào)完整性分析工具進(jìn)行MCM布局布線設(shè)計(jì)的方法。首先對(duì)封裝零件庫(kù)加以擴(kuò)充,以滿足具體電路布局布線設(shè)計(jì)的需要;然后利用APD(Advanced Package Designer)軟件直接調(diào)用零件封裝符號(hào),完成電路初步的布局布線設(shè)計(jì);最后結(jié)合反射、延時(shí)和電磁兼容等信號(hào)完整性仿真分析結(jié)果進(jìn)行反復(fù)調(diào)整,改進(jìn)后的電路布局布線減小了信號(hào)的反射,輸入信號(hào)的相對(duì)延時(shí)不超過(guò)0.2ns,電磁干擾現(xiàn)象也得到了抑制,滿足信號(hào)完整性要求。

MCM布局布線的軟件實(shí)現(xiàn)

如上所述,MCM布局布線的實(shí)現(xiàn)包括電路原理圖生成、擴(kuò)充零件庫(kù)及最終的布局布線完成和加工數(shù)據(jù)文件輸出。APD Layout包括padstack(*.pad)、Package Symbol(*.psm)、Mechanical Symbol(*.bsm)、Format Symbol (*.osm)和Shape Symbol(*.ssm)五種,MCM布局布線設(shè)計(jì)中,所有的布局都必須有正確的Library Packing。MCM設(shè)計(jì)軟件自帶封裝庫(kù)往往不能滿足具體設(shè)計(jì)要求,只有擴(kuò)充零件庫(kù)后,才能直接調(diào)用零件進(jìn)行布局布線設(shè)計(jì)及最終的工藝文件輸出。首先利用Padstack Editor軟件擴(kuò)充零件庫(kù),然后對(duì)電路進(jìn)行封裝,并通過(guò)concept HDL給APD軟件導(dǎo)出電連接網(wǎng)表文件,最后完成電路布局布線。以檢測(cè)器電路為例,其原理圖主要部分如圖2所示,圖3為CCT(Spectra)布線后的形式。整個(gè)設(shè)計(jì)中,定義了16個(gè)Padstack和81個(gè)封裝符號(hào),進(jìn)行251次調(diào)用Padstack和89次調(diào)用功能單元,其中共用到了251個(gè)元件封裝符號(hào)引腳和229個(gè)功能單元引腳。

需要注意的是,具體設(shè)計(jì)時(shí),若利用orcad進(jìn)行電路前期設(shè)計(jì),則必須將Orcad生成的文件轉(zhuǎn)換為APD軟件的mcm文件。但由于轉(zhuǎn)換后的mcm文件存在類似brd的問(wèn)題,因此,采用Concept HDL軟件來(lái)導(dǎo)出網(wǎng)表文件,然后提取網(wǎng)線拓?fù)浣Y(jié)構(gòu)進(jìn)行仿真。為減少仿真時(shí)間,采用分模塊仿真方法。

仿真分析

IBIS模型

Spectra Quest和其他電路分析軟件一樣,要得到精確的仿真結(jié)果,必須首先給電路元件提供精確的電氣模型。Spectra Quest軟件使用的是IBIS模型。IBIS(輸入/輸出緩沖信息規(guī)范)模型采用I/V和V/T表的形式來(lái)描述I/O單元和引腳的特性,是一種基于V/I曲線的對(duì)I/O BUFFER快速準(zhǔn)確建模的方法。它提供一種標(biāo)準(zhǔn)的文件格式來(lái)記錄如驅(qū)動(dòng)器接收器輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù),這些參數(shù)由Spectra Quest來(lái)讀取。IBIS模型具有信號(hào)完整性分析所需要的信息,非常適合做振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。

Spectra Quest內(nèi)部的Sigxplorer接受IBIS模型,然后將其轉(zhuǎn)換為獨(dú)特的設(shè)計(jì)模型化語(yǔ)言DML,以完成復(fù)雜I/O結(jié)構(gòu)的建模。而且,Sigxplorer中的Constraint Manager能夠?qū)Ψ抡嬷惺褂玫膮?shù)進(jìn)行管理,并將其嵌入到后續(xù)布局布線約束條件中。

反射分析

反射即傳輸線上的回波,是由于阻抗的不連續(xù)而引起的。源端與負(fù)載端阻抗不匹配會(huì)引起線上的反射,負(fù)載將一部分電壓反射回源端。如果負(fù)載阻抗小于源阻抗,反射電壓為負(fù);反之,反射電壓為正。理想的情況是輸出阻抗、傳輸線阻抗及負(fù)載阻抗均相等,此時(shí),傳輸線的阻抗是連續(xù)的,不會(huì)發(fā)生任何反射。反射電壓信號(hào)的幅值由源端反射系數(shù)rS和負(fù)載反射系數(shù)rL決定,分別如下式所示:

式中,RS為源阻抗,Z0為傳輸線阻抗,RL為負(fù)載阻抗。若RL=Z0,則負(fù)載反射系數(shù)rL=0;若RS=Z0,則源端反射系數(shù)rS=0。

解決傳輸線反射的關(guān)鍵是阻抗控制,阻抗匹配可以抑制傳輸線反射,主要有:并聯(lián)端接、Thevenin等效并聯(lián)端接、AC端接和串聯(lián)端接法四種匹配端接方法。這里采用Thevenin等效并聯(lián)端接法,對(duì)檢測(cè)器電路輸入部分阻抗進(jìn)行控制,然后提取電路拓?fù)浣Y(jié)構(gòu),分別仿真匹配端接前、后電路的傳輸特性。

用頻率為50MHz,占空比為0.5的Pulse信號(hào)作觸發(fā),圖4和圖5分別為利用Signoise工具仿真得到的匹配端接前、后的仿真波形。從圖中可以看出,端接前,波形在上升沿有畸變發(fā)生,容易引起誤操作。匹配端接有效地消除了信號(hào)的畸變,單調(diào)性很好,而且在上升沿拉升了原信號(hào),提前進(jìn)入電平切換,增加了信號(hào)的穩(wěn)態(tài)時(shí)間,信號(hào)的上升沿也比較平穩(wěn)。雖然在高電平的維持階段有上過(guò)沖,但對(duì)信號(hào)確認(rèn)沒(méi)有影響,信號(hào)質(zhì)量比較理想。另外,信號(hào)傳輸線長(zhǎng)度對(duì)反射也有一定的影響。仿真發(fā)現(xiàn),傳輸線較長(zhǎng)時(shí),出現(xiàn)了預(yù)示的反射現(xiàn)象,如圖6所示;而傳輸線較短時(shí),仿真波形和分析結(jié)果吻合得很好,如圖7所示。表1為上述兩種情況下的波形仿真參數(shù)。所以,布線長(zhǎng)度不同,其處理方法也應(yīng)不同。一般來(lái)說(shuō),走線長(zhǎng)度小于2英寸,以集總參數(shù)的LC電路來(lái)處理;大于8英寸,則以分布參數(shù)的傳輸線電路來(lái)對(duì)待。

延時(shí)分析

隨著系統(tǒng)工作頻率的升高,當(dāng)信號(hào)上升沿或下降沿很陡時(shí),布線延時(shí)不能再被忽略。它對(duì)信號(hào)的建立和保持起著至關(guān)重要的作用,甚至可能影響系統(tǒng)的時(shí)序,產(chǎn)生誤操作,所以必須予以考慮。MCM高速電路設(shè)計(jì)要求存儲(chǔ)芯片的相位偏差不能過(guò)大,因此驅(qū)動(dòng)端到接收端的布線延時(shí)應(yīng)大致相等。延時(shí)和信號(hào)線長(zhǎng)度的關(guān)系如下式所示:(3)式中,莆延遲,e為介電常數(shù),r為電阻率,w為線寬,l0為芯片之間的平均距離。由式(3)可以看出,信號(hào)線長(zhǎng)度對(duì)傳輸質(zhì)量影響很大,可能使信號(hào)在傳輸過(guò)程中產(chǎn)生畸變。信號(hào)傳輸質(zhì)量隨著線長(zhǎng)的增加而變差,對(duì)于過(guò)長(zhǎng)的信號(hào)線,應(yīng)采用源端或終端匹配的方法來(lái)改善傳輸質(zhì)量。利用信號(hào)完整性仿真工具,可以方便地模擬從驅(qū)動(dòng)端到各芯片的延時(shí),然后結(jié)合仿真結(jié)果對(duì)布局布線進(jìn)行調(diào)整,以達(dá)到預(yù)定的要求。

檢測(cè)器的每個(gè)信號(hào)應(yīng)盡可能保持同一傳輸延遲,這就要求布線時(shí)盡量保持長(zhǎng)度一致,對(duì)于微弱的差別,可以根據(jù)仿真結(jié)果延長(zhǎng)或縮短布線。完成布線以后,再利用Spectra Quest軟件仿真輸入信號(hào)的傳輸延遲,具體參數(shù)如表2所示。可以看出,其相對(duì)延時(shí)不超過(guò)0.2ns,仿真結(jié)果比較理想。

EMI分析

以上在時(shí)域中分析了信號(hào)的反射和延時(shí),除此之外,EMI(電磁干擾)也是高速電路設(shè)計(jì)的一個(gè)重要方面。

電磁干擾包括過(guò)量的電磁輻射和對(duì)電磁輻射的敏感性兩方面,工作頻率太高、信號(hào)變化太快或布局布線不合理等都會(huì)引起電磁干擾效應(yīng)。分別對(duì)改變布線策略,增加終端匹配前、后的檢測(cè)器電路進(jìn)行EMI仿真。圖8為布局布線調(diào)整前的仿真波形,垂直條長(zhǎng)度指信號(hào)在該頻率的電磁輻射強(qiáng)度,橫線指系統(tǒng)可承受的最大輻射強(qiáng)度。從圖中可以看到,信號(hào)所產(chǎn)生的噪聲從0延續(xù)到2GHz,范圍很寬,而且每個(gè)頻率的輻射強(qiáng)度不盡相同,某些頻率的輻射強(qiáng)度超出了限制,即信號(hào)在該頻率的電磁干擾已經(jīng)超出系統(tǒng)所能承受的程度,應(yīng)該采取措施降低其輻射水平。按照前述的方法進(jìn)行阻抗控制,并盡量減小布線長(zhǎng)度,重新仿真的結(jié)果如圖9所示??梢钥吹?,超過(guò)限制的頻率波已降到橫線以下,并且各頻率點(diǎn)的輻射強(qiáng)度均有所下降,整個(gè)輻射強(qiáng)度都有所降低。這說(shuō)明,對(duì)于傳輸信號(hào),改變布線長(zhǎng)度和增加適當(dāng)?shù)钠ヅ涠私泳W(wǎng)絡(luò),不僅改善了信號(hào)的傳輸特性,也降低了電磁輻射強(qiáng)度,提高了信號(hào)的質(zhì)量。

結(jié)語(yǔ)

高速電路設(shè)計(jì)時(shí),首先利用精確的器件模型對(duì)系統(tǒng)功能進(jìn)行信號(hào)完整性和EMI仿真分析,以此來(lái)確定電路的布局布線,然后再進(jìn)行仿真,對(duì)布線網(wǎng)絡(luò)加以改進(jìn),直至得到滿意的布線結(jié)果。本設(shè)計(jì)主要對(duì)MCM布局布線設(shè)計(jì)技術(shù),結(jié)合檢測(cè)器封裝實(shí)例,分別在時(shí)域和頻域?qū)CM布局布線時(shí)的反射、延時(shí)和EMI等問(wèn)題進(jìn)行了仿真和分析,取得了較好的效果。

責(zé)任編輯:lq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5415

    文章

    11852

    瀏覽量

    366070
  • 信號(hào)完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1425

    瀏覽量

    96173
  • MCM
    MCM
    +關(guān)注

    關(guān)注

    1

    文章

    68

    瀏覽量

    22501

原文標(biāo)題:MCM高速電路布線設(shè)計(jì)的信號(hào)完整性

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 0人收藏

    評(píng)論

    相關(guān)推薦

    解決噪聲問(wèn)題試試從PCB布局布線入手

    設(shè)計(jì)噪聲問(wèn)題的關(guān)鍵。ADI公司的所有電源器件評(píng)估板都采用上述布局布線指導(dǎo)原則來(lái)實(shí)現(xiàn)最佳性能。評(píng)估板文件UG-204和UG-205詳細(xì)說(shuō)明了ADP1850相關(guān)的布局
    發(fā)表于 04-22 09:46

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計(jì)中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以
    的頭像 發(fā)表于 01-07 09:21 ?822次閱讀
    104條關(guān)于PCB<b class='flag-5'>布局</b><b class='flag-5'>布線</b>的小技巧

    SAR ADC如何做好布線布局?

    SAR ADC如何做好布線布局?
    發(fā)表于 12-17 08:27

    Vivado之實(shí)現(xiàn)布局布線流程介紹

    一、前言 本文將介紹Vivado進(jìn)行綜合,以及布局布線的內(nèi)部流程,熟悉該流程后結(jié)合Settings中對(duì)應(yīng)的配置選項(xiàng),對(duì)于時(shí)序收斂調(diào)試將更具有針對(duì)性。 二、Implementation(實(shí)現(xiàn)
    的頭像 發(fā)表于 12-06 09:08 ?1388次閱讀
    Vivado之<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>布局</b><b class='flag-5'>布線</b>流程介紹

    在DSP上實(shí)現(xiàn)DDR2 PCB布局布線

    電子發(fā)燒友網(wǎng)站提供《在DSP上實(shí)現(xiàn)DDR2 PCB布局布線.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:16 ?3次下載
    在DSP上<b class='flag-5'>實(shí)現(xiàn)</b>DDR2 PCB<b class='flag-5'>布局</b><b class='flag-5'>布線</b>

    高頻電路布線有什么要求嗎

    高頻電路,以其高度集成化和密集布線的特質(zhì),對(duì)設(shè)計(jì)師提出了嚴(yán)峻挑戰(zhàn)。采用多層板布局,不僅是應(yīng)對(duì)這一挑戰(zhàn)的策略,更是優(yōu)化信號(hào)完整性、降低電磁干擾的智慧之舉。通過(guò)精心規(guī)劃印制板的層數(shù)與尺寸,設(shè)計(jì)師能夠在
    的頭像 發(fā)表于 09-25 16:23 ?498次閱讀

    串行接口PCB設(shè)計(jì)指南:優(yōu)化布局布線策略

    串行接口是計(jì)算機(jī)上的一個(gè)擴(kuò)展接口,通常簡(jiǎn)稱為串口或COM口,采用串行通信方式進(jìn)行數(shù)據(jù)傳輸。在串行通信中,數(shù)據(jù)是一位一位地順序傳送的,通信線路簡(jiǎn)單,只需要一對(duì)傳輸線就可以實(shí)現(xiàn)雙向通信,大大降低了成本
    發(fā)表于 09-18 12:02

    求助,關(guān)于模擬電路的PCB布線布局問(wèn)題求解

    希望可以提供一份關(guān)于放大器的布局布線方面的指導(dǎo)文檔。另,我有一塊使用LM386做成的兩層放大板,現(xiàn)需要改為四層板,中間兩層為電源和地。這樣做,會(huì)不會(huì)產(chǎn)生什么不良影響。
    發(fā)表于 09-11 08:08

    AM62Ax/AM62Px LPDDR4 電路板設(shè)計(jì)和布局布線指南

    電子發(fā)燒友網(wǎng)站提供《AM62Ax/AM62Px LPDDR4 電路板設(shè)計(jì)和布局布線指南.pdf》資料免費(fèi)下載
    發(fā)表于 09-09 11:10 ?4次下載
    AM62Ax/AM62Px LPDDR4 電路板設(shè)計(jì)和<b class='flag-5'>布局</b><b class='flag-5'>布線</b>指南

    高速ADC PCB布局布線技巧分享

    在高速模擬信號(hào)鏈設(shè)計(jì)中,印刷電路板(PCB)布局布線需??要考慮許多選項(xiàng),有些選項(xiàng)比其它選項(xiàng)更重要,有些選項(xiàng)??則取決于應(yīng)用。最終的答案各不相同,但在所有情況下,??設(shè)計(jì)工程師都應(yīng)盡量消除最佳做法
    的頭像 發(fā)表于 07-24 08:42 ?1215次閱讀
    高速ADC PCB<b class='flag-5'>布局</b><b class='flag-5'>布線</b>技巧分享

    非常實(shí)用的PCB布局布線規(guī)則,畫(huà)出美而高性能的板子

    )器件去藕規(guī)則 ① 在印制版上增加必要的去藕電容,濾除電源上的干擾信號(hào),使電源信號(hào)穩(wěn)定。 在多層板中,對(duì)去藕電容的位置一般要求不太高,但對(duì)雙層板,去藕電容的布局及電源的布線方式將直接影響到整個(gè)系統(tǒng)
    發(fā)表于 07-17 15:43

    PCB布局布線技巧之功率回路

    一、布線布局和散熱問(wèn)題功率電路通常包括控制電路、驅(qū)動(dòng)電路和功率輸出三部分。其中功率輸出部分通常采用開(kāi)光工作方式,這種工作方式會(huì)發(fā)生大電壓和大電流的突變,其可通過(guò)電源和信號(hào)線對(duì)相連接的電路產(chǎn)生干擾
    的頭像 發(fā)表于 06-27 08:10 ?2405次閱讀
    PCB<b class='flag-5'>布局</b><b class='flag-5'>布線</b>技巧之功率回路

    LDO電源模塊如何快速設(shè)計(jì)布局

    的散熱量較大,散熱地(銅)的面積應(yīng)盡量擴(kuò)大。同時(shí),輸入、輸出端應(yīng)大面積鋪銅并多打過(guò)孔,以確保滿足電流需求。 在考慮LDO電源模塊PCB設(shè)計(jì)時(shí),理解LDO的工作原理、選型原則以及布局布線策略是關(guān)鍵。為
    發(fā)表于 05-31 15:47

    如何降低5芯M8母頭布線差錯(cuò)率

    德索工程師說(shuō)道布線設(shè)計(jì)是5芯M8母頭布線工作的基礎(chǔ),其質(zhì)量直接影響到布線差錯(cuò)率的高低。通過(guò)優(yōu)化布線路徑,減少線路的長(zhǎng)度和復(fù)雜度,可以降低布線
    的頭像 發(fā)表于 05-24 15:53 ?380次閱讀
    如何降低5芯M8母頭<b class='flag-5'>布線</b>差錯(cuò)率

    pcb電源布線規(guī)則分享 PCB電源布線的六大技巧

    PCB電源布線是印刷電路板設(shè)計(jì)中非常重要的一環(huán)。電源布線的好壞直接影響到電路的穩(wěn)定性和性能。本文將介紹幾個(gè)PCB電源布線的技巧,幫助大家在設(shè)計(jì)PCB時(shí)更好地處理電源布線問(wèn)題。 一、合理
    發(fā)表于 05-16 11:50 ?2625次閱讀

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品