0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA零基礎(chǔ)并不是你想的那樣,門檻不低

電子工程師 ? 來源:FPGA技術(shù)江湖 ? 作者:FPGA技術(shù)江湖 ? 2020-11-20 09:58 ? 次閱讀

FPGA是有門檻的,零基礎(chǔ)并不是你想的那樣,而且門檻不低的! 本篇給非電子類專業(yè)或者非技術(shù)行出身想要轉(zhuǎn)行FPGA的大俠們,做個(gè)參考,各位大俠可根據(jù)自己情況,自行避坑。

本人FPGA百度貼吧吧主,今年年初到最近,有很多人加我要學(xué)習(xí)FPGA,然后我大概了解了一下,然后我大吃一驚。其實(shí)很早就先寫這篇了,最近太忙了,沒什么時(shí)間,今天就抽點(diǎn)時(shí)間大概說說。 大概情況描述:某培訓(xùn)機(jī)構(gòu)(這里就不點(diǎn)名了,以免引起不必要的沖突),廣告力度做的很大,給很多非電子類對口專業(yè),做銷售等等有想轉(zhuǎn)行的人宣傳零基礎(chǔ)學(xué)習(xí)FPGA或者IC設(shè)計(jì),為了盈利不擇手段,反正個(gè)人感覺沒必要。

本人電子專業(yè)出身,性格有比較爽直,看不慣別人被吃相難看的企業(yè)忽悠,大概了解了一下情況,基本上都是不適合學(xué)習(xí)的人群,年齡都是三十大幾以上,學(xué)歷都是初中、高中、??疲]到大專),非電子專業(yè)或者是毫不相關(guān)的專業(yè),于是對應(yīng)情況給了一些建議,基本上不建議學(xué),但是具體決定看情況,決定自己做。 下面就說一下,F(xiàn)PGA是有門檻的,零基礎(chǔ)并不是你想的那樣! 先解釋一下這里的零基礎(chǔ),這里的零基礎(chǔ)并不是毫無專業(yè)要求,毫無學(xué)歷要求,隨便拉個(gè)人都可以學(xué)FPGA的。 解釋一下,這里的零基礎(chǔ)說的是起碼接觸過數(shù)字電路基礎(chǔ)或者相關(guān)專業(yè)學(xué)生,之前沒有好好學(xué),后續(xù)想起FPGA,想從事這個(gè)行業(yè),開始認(rèn)真學(xué)習(xí),這個(gè)叫零基礎(chǔ)的意思。


總之,零基礎(chǔ)并非毫不相關(guān)。 學(xué)歷要求,按照近些年用人企業(yè)招聘要求,基本都是本科起步,有少部分??祁悓W(xué)生能力很強(qiáng)的也沒有問題,畢竟做技術(shù)還是看能力的。大廠招聘基本都是名校碩士研究生起步,然后就是能力很強(qiáng)的也沒有問題,再次說明做技術(shù)還是看能力的。 放在十年以前,F(xiàn)PGA方向基本上還是碩士研究生才能接觸到,近些年,國內(nèi)高校EDA課程開始慢慢建設(shè)完善,本科生基本慢慢開始普及,國內(nèi)市場也好了起來,有需求,有供應(yīng)。專業(yè)的人做專業(yè)的事。

去年下半年到今年年初,本人做了大半年的市場調(diào)研,調(diào)研對象超過一百家相關(guān)企業(yè),還有近千名FPGA工程師,結(jié)果表明,目前FPGA工程師90%以上都是本科及以上學(xué)歷,90%以上都是電子類對應(yīng)專業(yè),高薪(月薪大于2W)人員95%以上都是對口專業(yè),數(shù)據(jù)表明的信息太多,明眼人應(yīng)該都能看出來,這里不一一說明,這里也都是提及對本篇有作用的數(shù)據(jù)。 這里總結(jié)一下吧,搞FPGA研發(fā)要求不低的,本科學(xué)歷,電子類相關(guān)專業(yè),起碼有數(shù)字電路基礎(chǔ),最好對搞技術(shù)有興趣,能坐的住等等…… 非專業(yè)對口,非技術(shù)崗出身,學(xué)歷差點(diǎn)意思等等想轉(zhuǎn)行做FPGA開發(fā)的,慎重考慮吧,僅供參考!

責(zé)任編輯:xj

原文標(biāo)題:薦讀解惑 | FPGA是有門檻的,零基礎(chǔ)并不是你想的那樣,不要再被忽悠了!

文章出處:【微信公眾號:FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21779

    瀏覽量

    604904
  • 芯片
    +關(guān)注

    關(guān)注

    456

    文章

    51062

    瀏覽量

    425806
  • 電子
    +關(guān)注

    關(guān)注

    32

    文章

    1894

    瀏覽量

    89508

原文標(biāo)題:薦讀解惑 | FPGA是有門檻的,零基礎(chǔ)并不是你想的那樣,不要再被忽悠了!

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Vivado Tcl零基礎(chǔ)入門與案例實(shí)戰(zhàn)【高亞軍編著】

    Vivado Tcl零基礎(chǔ)入門與案例實(shí)戰(zhàn)-高亞軍編寫
    發(fā)表于 01-14 11:13

    離子型煙霧探測器工作原理并不是網(wǎng)上說的那樣...

    “ ?離子型煙霧探測器的工作原理圖很簡單,但實(shí)際產(chǎn)品的實(shí)現(xiàn)方法及應(yīng)用并非網(wǎng)上資料說的那樣。 ” 互聯(lián)網(wǎng)上的大部分資料都這樣描述離子型煙霧探測器的原理: 離子型煙霧探測器包含一個(gè)電離室,其中放置有少量
    的頭像 發(fā)表于 01-02 11:17 ?159次閱讀
    離子型煙霧探測器工作原理<b class='flag-5'>并不是</b>網(wǎng)上說的<b class='flag-5'>那樣</b>...

    用ADS1299-FE評估版測試時(shí),在測試的時(shí)候VREFP是-2.45,并不是設(shè)計(jì)所說的4.5v,為什么?

    在用ADS1299-FE評估版測試時(shí) 采用內(nèi)部參考,雙電源供電模式 ,-2.5-2.5,但是在測試的時(shí)候 VREFP是-2.45,并不是設(shè)計(jì)所說的4.5v? 在提供的LABview測試時(shí)總得不到想看到的結(jié)果,想請問一下是什么問題呢? 是10uF電容擊穿了?
    發(fā)表于 12-16 06:43

    LMP90100將寄存器配置為通道掃描模式3的時(shí)候,CHO-CH3并不是逐次掃描的,為什么?

    大家好,我用了LMP90100四個(gè)差分通道 配置CH0--CH3,現(xiàn)在發(fā)現(xiàn)將寄存器配置為通道掃描模式3的時(shí)候,CHO-CH3并不是逐次掃描的 結(jié)果就是CH0數(shù)據(jù)采集了5次,CH1可能采集3次,CH可能采集1次,CH3通道還是0次,請問是怎么回事
    發(fā)表于 12-02 07:56

    ADS1283使用SPI配置增益后,輸出值與增益并不一致怎么解決?

    /32/64的增益,實(shí)際情況是,模擬輸入信號不變,改變增益后輸出的數(shù)據(jù)并不是跟設(shè)置值一致的,尤其是超過16倍后幅值增加很少。因?yàn)闇y試板的原因,我的配置是+5V供電,基準(zhǔn)+5V,CLK為4.096MHZ,SCLK為2.048MHZ,感覺內(nèi)部PGA的放大倍數(shù)是不是有問題呢?歡
    發(fā)表于 11-29 16:36

    零基礎(chǔ)入門PCB工程師

    各位前輩大家好,零基礎(chǔ)入門PCB工程師,有什么學(xué)習(xí)資料推薦嗎?
    發(fā)表于 11-27 16:54

    不是,電容ESR寄生電阻并不是越低越好!

    、電源硬件文章精選華為海思軟硬件開發(fā)資料 原文標(biāo)題:不是,電容ESR寄生電阻并不是越低越好
    的頭像 發(fā)表于 11-20 15:27 ?343次閱讀

    FPGA接收ADC的DCLKP和DCLKM引腳,DCLK信號會出現(xiàn)規(guī)律性持續(xù)為0,在有DCLK信號時(shí)波形并不是恒定的,為什么?

    你好,我在FPGA接收ADC的DCLKP和DCLKM引腳(也即接收DCLK信號),用ILA抓出來的波形如下圖所示,可以發(fā)現(xiàn)DCLK信號會出現(xiàn)規(guī)律性持續(xù)為0,且在有DCLK信號的時(shí)候,他的波形并不是
    發(fā)表于 11-19 08:08

    ADS1299將CLKSEL拉為高電平,CONFIG1中的CLK_EN位設(shè)置為1,示波器上顯示的頻率并不是2.048MHz,為什么?

    我將CLKSEL拉為高電平,CONFIG1中的CLK_EN位設(shè)置為1,示波器上顯示的頻率并不是2.048MHz,這會是什么原因造成的呢?
    發(fā)表于 11-14 06:58

    零基礎(chǔ)嵌入式開發(fā)學(xué)習(xí)路線

    “嵌入式開發(fā)”沒有接觸過的同學(xué)可能會不明覺厲,但是只要你了解了,感興趣并且有一個(gè)正確的學(xué)習(xí)路線的話,零基礎(chǔ)也能入門。給大家介紹一個(gè)簡單易懂的學(xué)習(xí)路線,讓你能夠從開始學(xué)習(xí)嵌入式開發(fā)。 第一步:掌握
    發(fā)表于 10-25 15:55

    電路中的0歐姆電阻有阻值嗎?新手硬件工程師一般都會答錯(cuò)

    歐姆電阻又稱跳線電阻,是一種特殊用途的電阻。其實(shí)歐姆電阻器并不是真正的電阻值為,所以電阻也是有誤差精度的。
    的頭像 發(fā)表于 09-21 17:10 ?3202次閱讀
    電路中的0歐姆電阻有阻值嗎?新手硬件工程師一般都會答錯(cuò)

    INA333輸出為一紋波電壓,并不是平滑的電壓,為什么?

    我最近在歐時(shí)購買了TI的INA333芯片,輸入的差分電壓為32MV,共模電壓為2.5V,VREF為2.5V,供電電壓為5V,增益設(shè)置為60,輸出為一紋波電壓,并不是平滑的電壓,不知道是為什么。
    發(fā)表于 08-13 07:57

    STM32L496 DMA收集到數(shù)據(jù)一半產(chǎn)生中斷,但是仿真時(shí)發(fā)現(xiàn)并不是數(shù)據(jù)的一半,為什么?

    在使用定時(shí)器觸發(fā)ADC+DMA,做數(shù)據(jù)采集發(fā)現(xiàn),DMA收集到數(shù)據(jù)一半產(chǎn)生中斷,但是仿真時(shí)發(fā)現(xiàn)并不是數(shù)據(jù)的一半。
    發(fā)表于 04-12 06:46

    FPGA 原型設(shè)計(jì)開發(fā)復(fù)雜性策略

    FPGA 被封裝在更大的封裝中,從而提供了更多的 I/O。"然而,I/O 的增加并不像邏輯資源那樣引人注目。
    發(fā)表于 04-11 11:48 ?315次閱讀
    <b class='flag-5'>FPGA</b> 原型設(shè)計(jì)開發(fā)復(fù)雜性策略

    將TC397的QSPI模塊的CPOL設(shè)置為1,為什么示波器顯示時(shí)鐘引腳輸出信號的空閑狀態(tài)并不是高電平?

    將TC397的QSPI模塊的CPOL設(shè)置為1,但是示波器顯示時(shí)鐘引腳輸出信號的空閑狀態(tài)并不是高電平,請問是為什么?在debug狀態(tài)發(fā)現(xiàn)其CPOL寄存器確實(shí)是?1 ? ?
    發(fā)表于 02-01 08:34