0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

PCB如何抑制電磁干擾EMI的傳播

PCB線路板打樣 ? 來源:捷多邦 ? 作者:捷多邦科技 ? 2020-11-17 10:01 ? 次閱讀

印制電路板(PCB)易于制造,性能可靠,價格便宜,因此廣泛地應用于各種電子設備中。近年來,隨著電子技術的發(fā)展,印制電路板上微處理器和邏輯電路中的時鐘速率越來越快,信號的上升/下降時間越來越短,同時,板上器件密度和布線密度不斷增加,印制電路板的電磁兼容問題變得日益突出。

在電磁兼容層面分析印制電路板,要考慮三個基本問題:

保證信號在板上可靠地傳輸,確保信號的完整性(Signal Integrity);

抑制電磁干擾EMI的傳播;

加強防護,防止因為抗擾度不足引起靈敏度故障(Susceptibility Failure)。

對于相對低頻的信號(信號的頻譜上限為100MHz),通常可以不考慮上述的問題。但是當信號波長(λ)與信號線長度(l)可相互比擬時(l≥0.1λ),就需要考慮印制線的幾何尺寸、布線、線間間隔以及傳輸信號的上升、下降時間,脈沖寬度與周期等因素,以致需要用傳輸線理論(在某些場合需要用微波理論)來正確地分析信號的傳播。

印制電路板上的印制線通??梢杂梦Ь€或帶狀線模型來模擬。微帶線模型由介質(zhì)基片一邊的導體帶和基片另一邊的金屬接地板構成,它可用來模擬PCB表面層的印制導線。帶狀線模型由上下接地導體和中間導體帶構成,接地板和導體帶之間是絕緣介質(zhì),它可以模擬多層PCB中間層的印制導線。

一、 信號完整性

PCB上的信號完整性問題主要包括時延、阻抗不匹配、地彈跳(Ground Bounce)、串音等。信號完整性問題會影響電子器件的穩(wěn)定工作。

(1)信號時延:對于高頻信號,傳輸時延應該是電路設計者考慮的最基本的問題之一。傳輸時延與信號線的長度、信號傳輸速度的關系如下:

式中:c—真空中的光速;

εreff有效的相對電導率;

lp—信號線的長度。

εreff與傳輸線周圍介質(zhì)有關,對于微帶傳輸線來說,ε介于板的相對電導率與空氣相對電導率之間。在大多數(shù)系統(tǒng)中,信號傳輸線長度是影響時鐘脈沖相位差(colock skew)的最直接因素。時鐘脈沖相位差是指同時產(chǎn)生的兩個時鐘信號,到達接收端的時間不同步。時鐘脈沖相位差降低了信號沿到達的可預測性,如果時鐘脈沖相位差太大,會在接收端產(chǎn)生錯誤的信號,如圖l所示。傳輸線時延已經(jīng)成為時鐘脈沖周期(Clock Cycle)中的重要部分。

圖1 傳輸時延對信號的影響

圖2 反射引起的振鈴現(xiàn)象

(2)阻抗不匹配:

阻抗不匹配可以由驅動源,傳輸線和負載的阻抗不同引起,也可由傳輸線的不連續(xù)?例如導通孔、短截線?引起,另外由于返回路徑上局部電感、電容的變化,返回路徑不連續(xù)也會導致阻抗不連續(xù)。這種阻抗的不匹配,會導致反射和阻尼振蕩。反射會引起信號的振鈴?Ringing?現(xiàn)象,即在穩(wěn)態(tài)信號上下產(chǎn)生的電壓過沖和下沖現(xiàn)象,如圖2所示。為了將電壓的過沖/下沖限制在合理的范圍內(nèi)(不超出穩(wěn)態(tài)值的l0%~15%),應該遵循下面這樣一個原則:信號的上升時間要小于信號在印制導線上來回引起的傳輸時延。即: tr≤2lp/tppd

式中:tr—指信號的上升時間;

lp—信號線的長度;

tppd—信號線單位長度引起的延時。

振鈴現(xiàn)象可能會導致誤觸發(fā),為了消除振鈴現(xiàn)象的影響,方法之一就是等待信號穩(wěn)定下來,但這又會減小系統(tǒng)最大可能的時鐘速率。

(3)地彈跳(Gound Bounce):所謂地彈跳,是指在某一集成電路開關時,由于PCB的地線以及集成電路的接地引線具有一定的電感,相應會引起器件內(nèi)部地電位短暫的沖擊或下降。而來自其它器件的輸入驅動信號,或者由此器件輸出信號所驅動的其他器件,都是以外部系統(tǒng)地為參考的。這種參考地電位的不一致,可能會導致器件的輸入門檻或輸出電平的改變,從而給高速PCB的設計帶來問題。對于電源來說,也存在類似的問題。

(4)串音:通??煞譃閮刹糠郑垂沧杩?a href="http://www.wenjunhu.com/tags/耦合/" target="_blank">耦合和電磁場耦合。公共阻抗耦合是因為不同信號共用公共返回路徑引起的,這種耦合通常在低頻時起決定作用。電磁場耦合又可分為電感耦合與電容耦合。串音屬于近場問題,在PCB0上,串音與線的長度、線的間距、線中傳輸信號的方向以及參考地平面的狀況有關。例如地平面上的裂縫(Split)會使跨越裂縫的鄰近線路的串音增加,引起信號波形畸變。

2 減小傳導發(fā)射和輻射發(fā)射

電磁干擾問題主要包括傳導發(fā)射和輻射發(fā)射問題。電磁兼容中所謂的發(fā)射,是指“從源向外發(fā)出電磁能的現(xiàn)象”,與一般通信領域中人為的向外發(fā)射電磁波不同,PCB中的發(fā)射常常是無意的。輻射發(fā)射標準通常覆蓋30MHz~1GHz的范圍,在不久的將來將擴展至5~40GHz。對于傳導發(fā)射,FC

C將范圍限

制在0.45~30MHz,而CISPR將下限延伸0.15MHz。濾波是抑制傳導發(fā)射的一種重要方法。對離開PCB板的信號線進行濾波,可以抑制傳導發(fā)射的傳播。

高頻時,PCB上的印制線就像一個單極天線(mono-pole Antennas)或環(huán)形天線(Loop Antennas),向外輻射能量。輻射發(fā)射可以分為兩種基本類型:差模輻射和共模輻射。

差模輻射是由于閉合環(huán)路中的電流?即所謂的差模電流?引起的。輻射的強度與環(huán)的面積、電流的大小及頻率的平方成正比。通過減小上述因素,尤其是頻率,可以減小輻射的強度。另外,環(huán)的輻射具有方向性,一個小電流環(huán)的電場輻射值在環(huán)所處的平面上最大,而在環(huán)的軸向上最小。

共模輻射是由寄生效應,例如地線層、電源層或電纜上的感應電流?所謂的共模電流?引起的。共模輻射與一個單極天線類似,輻射的強度與單位線長中的電流及頻率有關,但對方向不敏感。

由于差模電流產(chǎn)生的輻射是相減的,而共模電流產(chǎn)生的輻射是相加的,所以即使共模電流比差模電流小的多,也會產(chǎn)生程度相當?shù)妮椛鋱?。例如,長為lm的電纜,其中間距為1.27mm的兩導線中流有30MHz、20mA的差模電流,會在3m外產(chǎn)生100μV/m輻射電場,而對共模電流來說,只需要8μA的電流就能產(chǎn)生同樣程度的輻射。在進行遠場分析時,必須考慮共模輻射。

3 加強防護

防護的強度,隨產(chǎn)品的用途而定。對于無關緊要的電子產(chǎn)品,就不需要專門的

防護。而對于軍用的電子產(chǎn)品及用于電廠與電網(wǎng)控制的電子設備,就需要加以最高等級的防護,因為即使是在極端情況下,也要保證這些設備能正常工作。

4 結論

在設計印制電路板時,必須考慮電磁兼容問題,以確保設計功能的實現(xiàn)。在高頻時,簡單的電路模擬可能不再適用,而需要用傳輸線理論或微波理論來分析遇到的問題。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4324

    文章

    23155

    瀏覽量

    399143
  • 電磁兼容
    +關注

    關注

    54

    文章

    1889

    瀏覽量

    97948
  • 信號完整性
    +關注

    關注

    68

    文章

    1416

    瀏覽量

    95572
  • 華秋DFM
    +關注

    關注

    20

    文章

    3494

    瀏覽量

    4678
收藏 人收藏

    評論

    相關推薦

    圖文結合讓你明白EMI電磁干擾傳播過程

    電磁干擾是電子電路設計過程中最常見的問題,設計師們一直在尋找能夠完全消除或降低電磁干擾,也就是EMI的方法。但想要完全的消除
    發(fā)表于 07-22 11:03 ?2286次閱讀
    圖文結合讓你明白<b class='flag-5'>EMI</b><b class='flag-5'>電磁</b><b class='flag-5'>干擾</b><b class='flag-5'>傳播</b>過程

    如何抑制電磁干擾

    PCB是産生電磁干擾(EMI)的源頭,所以PCB設計直接關系到電子産品的電磁兼容性(EMC)。 
    發(fā)表于 01-22 09:52

    如何抑制電磁干擾

    如何抑制電磁干擾PCB是産生電磁干擾(EMI)的源
    發(fā)表于 03-13 11:35

    EMI電磁干擾傳播過程

    電磁干擾是電子電路設計過程中最常見的問題,設計師們一直在尋找能夠完全消除或降低電磁干擾,也就是EMI的方法。但想要完全的消除
    發(fā)表于 05-31 06:42

    了解EMI電磁干擾傳播過程,才能輕松搞懂EMI

    電磁干擾是電子電路設計過程中最常見的問題,設計師們一直在尋找能夠完全消除或降低電磁干擾,也就是EMI的方法。但想要完全的消除
    發(fā)表于 09-22 07:00

    PCB設計中的電磁干擾問題,如何抑制干擾

    PCB設計中的電磁干擾問題PCB干擾抑制步驟
    發(fā)表于 04-25 06:51

    看懂EMI電磁干擾傳播過程

    出處【結論】電壓和電流波形都有很豐富的頻率成分超過 200M 時由于幅值已經(jīng)很低,所以影響很小波形影響低頻部分上升沿和下降沿影響高頻部分占空比對個頻譜幅值有一點影響可以看到電磁干擾的過程并不
    發(fā)表于 06-28 08:32

    抑制傳導和輻射電磁干擾 (EMI) 的實用指南和示例

    理論基礎介紹抑制電磁干擾 (EMI) 的實用電路技術。 一般來說,電路原理圖和印刷電路板 (PCB) 對于實現(xiàn)出色的
    發(fā)表于 11-09 07:28

    電磁干擾抑制技術概述

      主題詞:電磁兼容性(EMC)、電磁干擾(EMI)、抑制技術。
    發(fā)表于 04-16 18:49 ?1190次閱讀

    開關電源電磁干擾EMI)機理及新的抑制方法

    開關電源電磁干擾EMI)機理及新的抑制方法   摘要:開關電源的電磁
    發(fā)表于 07-15 09:06 ?1619次閱讀
    開關電源<b class='flag-5'>電磁</b><b class='flag-5'>干擾</b>(<b class='flag-5'>EMI</b>)機理及新的<b class='flag-5'>抑制</b>方法

    PCB高級設計之電磁干擾抑制的探討

      電磁干擾是由電磁效應而造成的干擾,由于PCB上的元器件及布線越來越密集,如果設計不當就會產(chǎn)生電磁
    發(fā)表于 10-22 15:37 ?512次閱讀

    EMI電磁干擾傳播過程介紹

    電磁干擾是電子電路設計過程中最常見的問題,設計師們一直在尋找能夠完全消除或降低電磁干擾,也就是EMI的方法。但想要完全的消除
    發(fā)表于 11-12 10:39 ?2次下載
    <b class='flag-5'>EMI</b><b class='flag-5'>電磁</b><b class='flag-5'>干擾</b>的<b class='flag-5'>傳播</b>過程介紹

    五張圖看懂EMI電磁干擾傳播過程

    電磁干擾是電子電路設計過程中最常見的問題,設計師們一直在尋找能夠完全消除或降低電磁干擾,也就是EMI的方法。但想要完全的消除
    發(fā)表于 02-09 11:40 ?11次下載
    五張圖看懂<b class='flag-5'>EMI</b><b class='flag-5'>電磁</b><b class='flag-5'>干擾</b>的<b class='flag-5'>傳播</b>過程

    如何抑制MEI電磁干擾傳導?如何選擇EMI濾波器?

    如何抑制MEI電磁干擾傳導?如何選擇EMI濾波器? 抑制電磁
    的頭像 發(fā)表于 11-29 11:03 ?930次閱讀

    開關電源PCB板的EMI抑制與抗干擾設計

    開關電源PCB板的EMI抑制與抗干擾設計 引言 印制電路板(PCB)是電子產(chǎn)品的重要部件之一, 是電子元器件的支撐體,是電子元器件電氣連接的
    的頭像 發(fā)表于 01-17 10:35 ?200次閱讀
    開關電源<b class='flag-5'>PCB</b>板的<b class='flag-5'>EMI</b><b class='flag-5'>抑制</b>與抗<b class='flag-5'>干擾</b>設計