PCB設(shè)計(jì)遇到過孔stub如何解決

N年的寶貴經(jīng)驗(yàn)告訴我們，PCB設(shè)計(jì)遇到過孔stub時(shí)，最好辦法就是器件在表層走線靠下層，器件在底層走線就靠上層，這樣能把stub降到最低。但是，有沒有一種種情況，你們覺得無論走哪一層都覺得不能把stub降得很低的情況呢？

恩，還真有這么一種操作，而且其實(shí)我們還見得不少。在比較理想的器件布局下，我們喜歡把高速信號的收發(fā)芯片都放在同一表面，要么都是表層，要么都是底層。原因很簡單，這樣的話我們從表層的pin打孔到內(nèi)層走線時(shí)，只要我們走到了靠下的層（以器件放表層說明，如果是放底層則相反哈），這樣兩個(gè)過孔就都會是比較短的過孔stub，有利于提高信號傳輸質(zhì)量。而且不要老是動不動就提要背鉆這事嘛，能保證質(zhì)量的同時(shí)又可以簡單快捷的省成本和加工流程這種好事，相信誰都不會拒絕吧？

但是，有的高速信號卻不能做到兩個(gè)器件都放在正面，看起來好像顯得我們不重視這些高速走線似的。大家是不是覺得只要我們想優(yōu)先保證它們的傳輸?shù)脑挘涂隙ㄝp松的做到先把它們都放在表層是吧？有的東西連臣妾都不能保證啊，更何況PCB工程師呢？例如，其中一個(gè)器件是雙面都有高速走線的pin……

其實(shí)這樣的器件是有的，而且應(yīng)用很廣泛，其中一種就是我們今天的主人公，PCIE金手指。在我們很多PCIE子卡設(shè)計(jì)中，都會遇到它。它的封裝就是雙面的焊盤結(jié)構(gòu)。這樣的PCIE信號我們最近接觸非常多，主要就是應(yīng)用在現(xiàn)在很火的人工智能領(lǐng)域上。

像上圖高亮的TX鏈路（怎么分的TX還是RX？看看電容唄）是在底層，而我們的主芯片放在表層，那我們的內(nèi)線走線好像走到哪一層就是不能達(dá)到放同一面時(shí)的效果，無論是放在靠上層還是靠下層，都會有其中一個(gè)過孔有很長的stub。這時(shí)能夠想象PCB工程師的心情就好像下圖的情況一樣矛盾……

在說完了前面的鋪墊之后，再說說本文想描述的案例。該信號走的是PCIE3.0的協(xié)議（8Gbps），板厚是2.0mm。在第一版中，客戶為了省成本，問我們能不能不背鉆處理，然后我們高速先生也不是動不動就叫客戶背鉆的，因?yàn)榻?jīng)過驗(yàn)證之后，認(rèn)為把走線走到靠下層時(shí)，長過孔的stub大概在60mil左右，對于8Gbps的信號仍在可以接受的范圍?？蛻粢矐阎鴮⑿艑⒁傻男膽B(tài)投了板，不過還好沒等多久，回板之后客戶進(jìn)行了PCIE的測試（子卡插到base進(jìn)行測試），發(fā)現(xiàn)真的是OK的哦，傳輸沒有問題。

一切都沒什么問題之后，后面客戶又開始了第二版，其他走線有一些改動，PCIE這部分原理圖沒有改動。本來按說PCIE直接copy就好了，但是由于靠下面的走線需要讓給更高速的信號，因此無法繼續(xù)按照上一版靠底層走線。這時(shí)PCB工程師想到反正都會有一個(gè)長的過孔stub，影響應(yīng)該是一樣的，因此就把走線放在和下層對稱的上層去走，于是就第二版的鏈路變成了這樣（由于后面要對比兩者的區(qū)別，因此我們用同一條鏈路不同走線層來對比會更有說服力）。

這就是前面說到，無論靠上還是靠下都會有一個(gè)長的過孔stub無法避免。其實(shí)乍一看，感覺應(yīng)該是一樣的，因?yàn)檫€是有一個(gè)長的和一個(gè)短的過孔stub的影響。事實(shí)上是這樣嗎？

我們把兩種情況進(jìn)行仿真對比一下，他們的傳輸損耗有非常驚人的結(jié)論，那就是真的就是一樣的。如下所示：高速先生們再三確認(rèn)后。確定真的是有兩根曲線，真的一模一樣哈。紅的曲線被綠的覆蓋了……

后面想了一下，其實(shí)一樣也是對的。對于這種線性時(shí)不變系統(tǒng)而言。事實(shí)上他們就應(yīng)該是一樣的。理論不想過多解釋哈，對于這種名詞大家感興趣再去搜搜哈。簡單來說就是從最后接收來看，首先時(shí)間是一樣的，然后stub一樣的情況下是不care長stub和短stub的順序，能量經(jīng)過振蕩傳輸?shù)浇邮斩说臅r(shí)候就是一樣的。那看起來這種case下走靠上還是靠下層真沒有影響？

很多時(shí)候當(dāng)你有一個(gè)認(rèn)為正確的結(jié)論時(shí)，往往需要經(jīng)得住很多人的敲打。例如有同事就提出，要不給他們賦了收發(fā)模型看看眼圖是不是也一樣？好，這個(gè)主意非常好，因?yàn)閷τ诤芏嗳藖碚f，S參數(shù)遠(yuǎn)沒有時(shí)域的波形或者眼圖直觀，于是我們加入收發(fā)模型進(jìn)行仿真后，就立馬把這個(gè)結(jié)論推翻了……

突然發(fā)現(xiàn)原有差距會那么大，眼高居然差了50多mV。兩者看起來波形都不錯(cuò)，但是在PCIE鏈路中，這個(gè)只是子卡部分，插上base板后接收裕量就肯定很小了，所以這個(gè)已經(jīng)是一個(gè)很大的差距了。

在驚訝之余我們再回頭看看這兩條鏈路的回波損耗，終于發(fā)現(xiàn)了不一樣的地方。

從回波損耗來看，版本一的結(jié)果的確會比版本二要好。這就是導(dǎo)致眼圖有差異的原因了。所以對于這種始終會存在過孔stub的情況下，我們走線層的選擇其實(shí)會影響很大，不能再按照傳統(tǒng)的單純靠下層或者靠上層來走了，這時(shí)候必須具體問題具體分析哈。

編輯：hfy