淺談底部填充技術(shù)中倒裝芯片設(shè)計

隨著電子設(shè)備更小、更薄、功能更集成的發(fā)展趨勢，半導(dǎo)體芯片封裝的技術(shù)發(fā)展起到越來越關(guān)鍵的作用，而談到高性能半導(dǎo)體封裝，小編覺得很多smt貼片廠商想到的就是引線鍵合技術(shù)。

的確如此。不久之前，大多數(shù)如QFP、SiP和QFN等高性能半導(dǎo)體封裝，是完全依賴于引線鍵合技術(shù)來形成設(shè)備互聯(lián)的。在這個結(jié)構(gòu)下的芯片連接，是通過從芯片上方鋪設(shè)細電線到基材上的板連接口來完成的。雖然這一封裝形式廣為運用，但隨著市場對復(fù)合功能、更小尺寸、卓越性能以及生產(chǎn)靈活性的追求，具有高I/O數(shù)量，封裝集成與更緊湊凸塊間隙設(shè)計的倒裝芯片封裝異軍突起。

倒裝芯片有多種多樣的設(shè)計，從凸塊材料來看主要包含：金凸塊、堆棧凸塊、鍍金點、銅凸塊。而這些不同設(shè)計的倒裝芯片在smt貼片打樣或加工生產(chǎn)中真正興起，還有一個重要因素是針對倒裝芯片設(shè)計的完善封裝材料解決方案，確保了這一先進封裝的生產(chǎn)制造。

倒裝芯片設(shè)計的凸塊密度，就是對材料解決方案專家來說不得不考慮的重要問題。不同的倒裝芯片根據(jù)其功能需求凸塊密度各不相同，而這些不同間距的凸塊，對保護芯片的底部填充材料帶來挑戰(zhàn)。

傳統(tǒng)用于倒裝芯片保護的底部填充劑利用毛細作用，通過縫隙和真空互相作用驅(qū)動，在芯片基材上流動和覆蓋。在凸塊間距比較大時，毛細作用的底部填充劑完全能夠勝任，而當(dāng)凸塊間隙在80μm以下、縫隙少于35μm并且凸塊寬度少于40μm的應(yīng)用中，利用毛細作用的流動可能會引入氣泡并局限了對凸塊的保護。

如前所述，為了滿足更高功能性并將設(shè)備最小化，倒裝芯片正快速地從大型焊錫凸塊，轉(zhuǎn)化為銅（Cu）凸塊等，并將凸塊縫隙設(shè)計至80μm以下，來提供更優(yōu)秀電氣連接。銅（Cu）凸塊和窄縫隙為傳統(tǒng)的毛細底部填充方式帶來了挑戰(zhàn)，很多封裝專家轉(zhuǎn)向了使用NCP材料的熱壓粘接技術(shù)，保護了設(shè)備并提高設(shè)備的可靠性。

把NCP預(yù)應(yīng)用于基材上，能讓連接與凸塊保護都在一個步驟內(nèi)完成。雖然UPH不如毛細底部填充制程高，但是使用NCP制程的產(chǎn)能正在持續(xù)提升。在不考慮速度的輕微不同的情況下，NCP目前是先進、小間距的銅凸塊倒樁封裝方式的唯一可行的填充保護方案。

編輯：hfy