在這個圍毆開篇的時候征集了大伙的一些問題及最感興趣的話題，其中最多的是T型拓?fù)浜虵ly_by拓?fù)涞膽?yīng)用，那么這一篇就讓我們了解拓?fù)浜投私臃绞桨桑瑫r也將開篇時大家的一些其他問題爭取在終結(jié)篇給大家答復(fù)。

首先，簡單總結(jié)下各拓?fù)涞膽?yīng)用場合問題。點(diǎn)對點(diǎn)拓?fù)渲饕迷?a href="http://wenjunhu.com/tags/時鐘/" target="_blank">時鐘及比較單一的芯片連接上，這個誰都會，就兩個芯片，當(dāng)然必須點(diǎn)對點(diǎn)??！同時與點(diǎn)對點(diǎn)搭配最多的就是源端串聯(lián)端接，當(dāng)然也有其他的并聯(lián)端接。那么點(diǎn)對點(diǎn)拓?fù)淇刹豢梢圆挥猛獠慷私?？?dāng)然是有的，如DDR3的數(shù)據(jù)信號就可以不用外部端接，因?yàn)樗蠴DT（片內(nèi)端接）。還有一些可調(diào)驅(qū)動的電路，其他的就比較少了。如果不想加外部端接又要保證系統(tǒng)足夠穩(wěn)定怎么辦呢？高速先生的回答是：仿真，仿真，仿真（重要的事情說三遍哈）！另外還有一些經(jīng)驗(yàn)可以供大家參考，那就是將線路阻抗做?。ㄔ炊似ヅ涞目紤]，一般芯片驅(qū)動內(nèi)阻都是低于50歐姆的）！點(diǎn)對多點(diǎn)拓?fù)渚蜕晕?fù)雜點(diǎn)，主要看信號速率以及負(fù)載數(shù)目了。超過100MHz的多負(fù)載拓?fù)浼岸私臃桨附ㄗh先仿真，一兩句話也說不清楚，具體問題具體分析吧。

其次，不同的端接方式有不同的考慮點(diǎn)。

末端并聯(lián)端接也用的比較多，如前文提到的T點(diǎn)及Fly_by拓?fù)?，其中上拉比較常見，端接電阻通常和傳輸線阻抗一致，但也有例外，如負(fù)載較多的情況下這個阻值還會根據(jù)信號質(zhì)量有一些變化，具體多少最好是通過仿真來確定，最后可以通過測試來驗(yàn)證。

戴維南端接的效果其實(shí)和末端上拉是一樣的，在早期的DDR2設(shè)計(jì)上見得比較多，就相當(dāng)于上下拉端接。好處是不需要額外轉(zhuǎn)Vtt電路，一個電阻接到Vcc，一個電阻接到地，并聯(lián)之后的效果相當(dāng)于一個電阻上拉到Vtt。不好的地方就是需要2個電阻，功耗較大，對布線空間本來就很稀缺的設(shè)計(jì)來說不怎么好實(shí)現(xiàn)。通常來說這兩個并聯(lián)電阻的阻值是一樣的，如100ohm，這樣并聯(lián)后的等效電阻為50ohm，和我們大部分的傳輸線阻抗一致，這個在DDR2的設(shè)計(jì)里面經(jīng)常是這樣配置的。當(dāng)然還有一些其他的電阻組合，如一些非DDR2的情況，有見過80//120組合的，不管怎么組合，通常的原則是并聯(lián)后的有效阻抗保持和傳輸線阻抗一致，另外還取決于兩個電阻中間需要的電平的值（分壓的原則）。

最后來看看AC端接，其實(shí)如果有經(jīng)常做DDRx設(shè)計(jì)的朋友們對這個端接也是非常熟悉的，如我們的DDRx時鐘信號，有時我們使用100歐姆并聯(lián)電阻端接，有時我們就使用AC端接，兩端分別接個電阻再到電容，然后再到Vcc或者地，這個就是我們說的AC端接，如下圖所示。

編輯：hfy