0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

pcb等長(zhǎng)設(shè)計(jì)為什么會(huì)出現(xiàn)時(shí)延差異?

PCB線路板打樣 ? 來(lái)源:一博科技 ? 作者:王銳 ? 2021-04-13 10:21 ? 次閱讀

下面我們來(lái)看看,為什么會(huì)出現(xiàn)此類(lèi)時(shí)延差異?

o4YBAGB0_5aAQNivAAC_Ah3ME5s875.png

Case1:過(guò)孔帶來(lái)的時(shí)延差值為11ps,這個(gè)就很好理解了,過(guò)孔有一定的物理長(zhǎng)度,該過(guò)孔長(zhǎng)1mm,過(guò)孔本身還具有寄生電容和寄生電感,所以實(shí)際帶給信號(hào)的傳輸線延會(huì)比普通傳輸線要大,本例中是11ps,而且這個(gè)延時(shí)跟頻率有一定關(guān)系。使用軟件單獨(dú)提取該過(guò)孔的模型,如下圖,過(guò)孔的延時(shí)為10ps,與仿真得到的11ps差不多。

jdcbds2-2.jpg

Case2:1倍線寬的蛇形繞線帶來(lái)的延時(shí)差異是-10ps,比參考線快了10ps,造成延時(shí)差異的主要原因是信號(hào)的自耦合現(xiàn)象。在繞蛇形線的時(shí)候,期望的信號(hào)傳輸路徑是沿著下圖紅色箭頭傳輸,可是由于蛇形線之間的距離太近,導(dǎo)致信號(hào)實(shí)際傳輸路徑是下圖綠色箭頭所指示的那樣(當(dāng)然,實(shí)際上信號(hào)也不會(huì)以綠色箭頭那樣傳輸,在這里這么標(biāo)注只為了大家更形象的理解記憶,后期會(huì)有詳細(xì)解釋?zhuān)K跃蛯?dǎo)致了信號(hào)提前到達(dá)接收端。

jdcbds2-3.jpg

如果把蛇形線之間的間距拉開(kāi),比如從1倍線寬拉到3倍線寬,信號(hào)的延時(shí)差異立刻縮小到-2ps,差異就沒(méi)有那么大了。所以在使用蛇形線匹配長(zhǎng)度時(shí),要注意蛇形線之間的間距一定要拉開(kāi),拉開(kāi)多遠(yuǎn)可參考下圖

jdcbds2-4.jpg

Case3:當(dāng)參考線跨過(guò)50mil的分割線時(shí),帶來(lái)的延時(shí)為14ps。在PCB設(shè)計(jì)中,同一層的平面常常會(huì)因?yàn)椴煌挠猛径指铋_(kāi)來(lái),由此就會(huì)導(dǎo)致很多分割線。眾所周知,傳輸線由信號(hào)路徑和返回路徑組成,信號(hào)的返回路徑通常在距離信號(hào)路徑最近的參考層上,且在信號(hào)路徑正下方(如下圖紅色圓圈)。如果跨過(guò)分割線,信號(hào)的返回路徑被切斷,信號(hào)就要尋找其他的返回路徑回流,因此信號(hào)的回路面積就增大(如下圖藍(lán)色圓圈),傳輸線延時(shí)就會(huì)增大。

jdcbds2-5.jpg

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4335

    文章

    23245

    瀏覽量

    402258
  • 寄生電容
    +關(guān)注

    關(guān)注

    1

    文章

    294

    瀏覽量

    19443
  • 傳輸線
    +關(guān)注

    關(guān)注

    0

    文章

    377

    瀏覽量

    24237
  • 寄生電感
    +關(guān)注

    關(guān)注

    1

    文章

    157

    瀏覽量

    14673
  • 信號(hào)傳輸
    +關(guān)注

    關(guān)注

    4

    文章

    442

    瀏覽量

    20379
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    信號(hào)在PCB走線中傳輸時(shí)(下)

    ,減小繞線間平行走線長(zhǎng)度。 4.小結(jié) 在PCB設(shè)計(jì)時(shí)候要將等長(zhǎng)的設(shè)計(jì)觀念逐步向等時(shí)設(shè)計(jì)轉(zhuǎn)變,在對(duì)時(shí)序或者等長(zhǎng)要求高的設(shè)計(jì)尤其需要注意串?dāng)_,繞線方式,不同層走線,過(guò)孔時(shí)等方面對(duì)時(shí)序的
    發(fā)表于 10-21 09:51

    信號(hào)在PCB走線中傳輸時(shí) (上)

    繞線方式等有關(guān)。隨著PCB走線信號(hào)速率越來(lái)越高,對(duì)時(shí)序要求較高的源同步信號(hào)的時(shí)序裕量越來(lái)越少,因此在PCB設(shè)計(jì)階段準(zhǔn)確知道PCB走線對(duì)信號(hào)時(shí)的影響變的尤為重要。本文基于仿真分析DK,
    發(fā)表于 10-21 09:54

    PCB設(shè)計(jì)規(guī)則——等長(zhǎng) 的體會(huì)

    等長(zhǎng)PCB設(shè)計(jì)的時(shí)候經(jīng)常遇到的問(wèn)題。存儲(chǔ)芯片總線要等長(zhǎng),差分信號(hào)要等長(zhǎng)。什么時(shí)候需要做等長(zhǎng),等長(zhǎng)
    發(fā)表于 12-01 11:00

    信號(hào)在PCB走線中關(guān)于串?dāng)_ , 奇偶模式的傳輸時(shí)

    為消費(fèi)類(lèi)電子的主要設(shè)計(jì),隨著DDR信號(hào)速率的不斷提高,在DDR4設(shè)計(jì)中特別是DQ和DQS之間傳輸時(shí)對(duì)設(shè)計(jì)者提出更高的挑戰(zhàn)。在PCB設(shè)計(jì)的時(shí)候?yàn)榱藭r(shí)序的要求需要對(duì)源同步信號(hào)做一些等長(zhǎng),一些設(shè)計(jì)工程師忽略
    發(fā)表于 01-05 11:02

    pcb editor里面調(diào)地址等長(zhǎng)線的時(shí)候右下角出現(xiàn)的提示條是什么意思?有紅色的綠色的?

    pcb editor里面調(diào)地址等長(zhǎng)線的時(shí)候右下角出現(xiàn)的提示條是什么意思?有紅色的綠色的?
    發(fā)表于 07-27 17:32

    DDR布線等長(zhǎng)問(wèn)題

    最近在學(xué)習(xí)cadence,練習(xí)PCB時(shí),發(fā)現(xiàn)等長(zhǎng)條件不滿足時(shí),也沒(méi)出現(xiàn)DRC報(bào)錯(cuò),剛開(kāi)始會(huì)出現(xiàn)ED錯(cuò)誤的!求高手指教
    發(fā)表于 01-09 20:44

    Altium designer 等長(zhǎng)布線

    同組信號(hào)之間的相對(duì)延時(shí),避免出現(xiàn)時(shí)序問(wèn)題。特別是像大型的LED屏,一個(gè)屏的大小就能達(dá)到上百平方,其刷新速率是非常高的,輸入信號(hào)的頻率達(dá)到幾百兆赫茲甚至上千兆赫茲,而且信號(hào)的時(shí)序要求非常高,如果走線不等長(zhǎng)
    發(fā)表于 03-09 09:54

    PCB設(shè)計(jì)中繞等長(zhǎng)線的方法和技巧

    等長(zhǎng)走線的目的就是為了盡可能的減少所有相關(guān)信號(hào)在 PCB 上的傳輸延遲的差異。至于 USB/SATA/PCIE 等串行信號(hào),并沒(méi)有上述并行總線的時(shí)鐘概念,其時(shí)鐘是隱含在串行數(shù)據(jù)中的。數(shù)據(jù)發(fā)送方將時(shí)鐘
    發(fā)表于 04-26 15:27 ?1.1w次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)中繞<b class='flag-5'>等長(zhǎng)</b>線的方法和技巧

    PCB設(shè)計(jì)中上錫為什么會(huì)出現(xiàn)不良

    出現(xiàn)上錫不良一般和PCB空板表面的潔凈度相關(guān),沒(méi)有污染的話基本上不會(huì)有上錫不良,二是, 上錫時(shí)本身的助焊劑不良,溫度等。
    的頭像 發(fā)表于 04-09 16:53 ?4241次閱讀

    PCB設(shè)計(jì)做等長(zhǎng)走線的目的是什么

    ,信號(hào)傳輸延遲對(duì)時(shí)序的影響的比重越來(lái)越大,為了保證在數(shù)據(jù)采樣點(diǎn)(時(shí)鐘的上升沿或者下降沿)能正確采集所有信號(hào)的值,就必須對(duì)信號(hào)傳輸?shù)难舆t進(jìn)行控制。等長(zhǎng)走線的目的就是為了盡可能的減少所有相關(guān)信號(hào)在PCB上的傳輸延遲的差異。 高速信號(hào)
    的頭像 發(fā)表于 10-24 09:29 ?9821次閱讀

    PCB技術(shù):如何解決蛇形等長(zhǎng)直角銳角

    如圖所示很多用戶在進(jìn)行等長(zhǎng)的時(shí)候回出現(xiàn)直角或者銳角的等長(zhǎng)走線。 那么怎么解決呢: 1)在直接快捷鍵TR進(jìn)行蛇形等長(zhǎng)的時(shí)候,可以按字母鍵盤(pán)上方的數(shù)字1 或者2來(lái)調(diào)整
    的頭像 發(fā)表于 10-18 09:36 ?3276次閱讀
    <b class='flag-5'>PCB</b>技術(shù):如何解決蛇形<b class='flag-5'>等長(zhǎng)</b>直角銳角

    PCB設(shè)計(jì)工程師淺談繞等長(zhǎng)的概念

    1.關(guān)于等長(zhǎng) 第一次聽(tīng)到“繞等長(zhǎng)工程師”這個(gè)稱(chēng)號(hào)的時(shí)候,我和我的小伙伴們都驚呆了。每次在研討會(huì)提起這個(gè)名詞,很多人也都是會(huì)心一笑。 不知道從什么時(shí)候起,繞等長(zhǎng)成了一種時(shí)尚,也成了PCB
    的頭像 發(fā)表于 01-20 12:11 ?5824次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)工程師淺談繞<b class='flag-5'>等長(zhǎng)</b>的概念

    PCB設(shè)計(jì)中如何實(shí)現(xiàn)等長(zhǎng)走線

    頻率的提高,信號(hào)傳輸延遲對(duì)時(shí)序的影響的比重越來(lái)越大,為了保證在數(shù)據(jù)采樣點(diǎn)(時(shí)鐘的上升沿或者下降沿)能正確采集所有信號(hào)的值,就必須對(duì)信號(hào)傳輸?shù)难舆t進(jìn)行控制。等長(zhǎng)走線的目的就是為了盡可能的減少所有相關(guān)信號(hào)在 PCB 上的傳輸延遲的差異
    的頭像 發(fā)表于 11-22 11:54 ?2w次閱讀

    PCB設(shè)計(jì)最容易出現(xiàn)的錯(cuò)誤有哪些?

    放置在銅上的參考標(biāo)記會(huì)出現(xiàn)PCB 布局軟件中,但不會(huì)出現(xiàn)在物理 PCB 上。如果您的參考指示符放置在布局中的焊盤(pán)上,那么當(dāng)您拿到 PCB
    發(fā)表于 06-02 09:10 ?497次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)最容易<b class='flag-5'>出現(xiàn)</b>的錯(cuò)誤有哪些?

    PCB設(shè)計(jì)中常見(jiàn)的走線等長(zhǎng)要求

    PCB設(shè)計(jì)中常見(jiàn)的走線等長(zhǎng)要求
    的頭像 發(fā)表于 11-24 14:25 ?4319次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)中常見(jiàn)的走線<b class='flag-5'>等長(zhǎng)</b>要求