基于CS61575和CS61574A的抖動衰減設計

本應用筆記介紹了CS61575和CS61574A的抖動衰減性能。它介紹了抖動衰減器電路的描述以及衰減器設計的性能含義。

抖動衰減器電路說明

本節(jié)介紹CS61575和CS61574A的抖動衰減器電路。這為更詳細地討論兩個IC的性能差異提供了基礎。

圖1顯示了衰減器電路。抖動衰減器可減少恢復的時鐘信號中的抖動。它由一個FIFO，一個晶體振蕩器，一組用于晶體的負載電容器和控制邏輯組成。恢復的時鐘和數(shù)據(jù)輸入到FIFO，恢復的時鐘控制FIFO的寫指針。晶體振蕩器控制FIFO的讀取指針，該指針從FIFO中讀取數(shù)據(jù)。通過改變IC呈現(xiàn)給晶體的負載電容，可以將振蕩頻率精細地調(diào)整到恢復信號的平均頻率。邏輯確定讀寫指針之間的相位關系，并決定如何調(diào)整晶體的負載電容。因此，抖動衰減器表現(xiàn)為一階鎖相環(huán)。信號抖動被FIFO吸收。

抖動衰減器中的FIFO設計為既不上溢也不下溢。如果抖動幅度變得非常大，則讀指針和寫指針可能會變得非?？拷Ｈ绻鼈冊噲D交叉，則振蕩器的四分頻電路會通過執(zhí)行3.5分頻或4.5分頻來進行調(diào)整，以防止FIFO上溢或下溢。這是對輸出時鐘的粗略調(diào)整。在此活動期間，數(shù)據(jù)將永遠不會丟失，但會發(fā)生抖動增益。

衰減器設計的性能含義

如圖2所示，CS61575，CS61574A和CS61574都可以忍受AT＆T 62411定義的輸入抖動。（請注意，所有其他最近的標準都要求10 UI的最大容限）。但是，當輸入幅度超過23 UI時，CS61575繼續(xù)提供連續(xù)的抖動傳遞功能。如圖2所示，當將超過23個UI輸入到CS61574A，CS61574或類似設備（例如LXT300）時，除以3.5或4.5的機制將產(chǎn)生抖動增益。

AT＆T 62411要求的變更

1990年12月，AT＆T更改了在62411上使用的高頻抖動傳遞測試程序，該程序正式要求60 dB的衰減（任何供應商的任何線路接口IC在所有操作條件下都無法達到的性能水平），最新的62411規(guī)范僅要求40 dB衰減。

編輯：hfy