基于PCI Express 2.0的系統(tǒng)互連交換機(jī)設(shè)備系統(tǒng)設(shè)計(jì)

本文檔提供了符合IDT的PCI Express 2.0基本規(guī)范的系統(tǒng)互連交換機(jī)設(shè)備系列的系統(tǒng)設(shè)計(jì)指南。本文檔還描述了以下設(shè)備接口，并提供了相關(guān)的電路板設(shè)計(jì)建議。

PCI Express接口：端口配置

PES64H16G2的16個(gè)端口中的每個(gè)端口在統(tǒng)計(jì)上分配了4個(gè)通道，端口標(biāo)記為0到15。在默認(rèn)配置中，SWMODE ［3：0］ = 0x0，端口0始終是上游端口，其余端口始終是上游端口端口始終是下游端口。在多分區(qū)配置SWMOE ［3：0］ = 0xC或多分區(qū)串行EEPROM初始化配置SWMOE ［3：0］ = 0xD中，所有端口都未連接。通過(guò)串行EEPROM或從SMBus接口，可以將任何端口配置為上游端口或下游端口。所有端口均可在最大鏈路寬度x4（即4條通道）上運(yùn)行，并支持2.5 GT / S（第一代）和5.0 GT / S（第二代速度）。

參考時(shí)鐘（REFCLK）電路

開(kāi)關(guān)具有兩個(gè)差分全局參考時(shí)鐘輸入（GCLKP ［1：0］ / GCLKN ［1：0］），用于生成內(nèi)部開(kāi)關(guān)邏輯和SerDes所需的所有時(shí)鐘。差分時(shí)鐘輸入需要信號(hào)源來(lái)驅(qū)動(dòng)0V共模，并且REFCLK信號(hào)必須滿(mǎn)足PCI Express卡機(jī)電規(guī)范中定義的電氣規(guī)范。參考輸入時(shí)鐘上不需要交流耦合。

參考時(shí)鐘輸入支持?jǐn)U頻時(shí)鐘（SSC），以降低EMI。所需的方法是調(diào)整擴(kuò)頻技術(shù)，使其不允許在標(biāo)稱(chēng)頻率以上進(jìn)行調(diào)制。這種技術(shù)通常稱(chēng)為“向下擴(kuò)展”。如果使用SSC，則所有時(shí)鐘都必須來(lái)自一個(gè)時(shí)鐘源。這包括交換機(jī)本身的時(shí)鐘，連接到交換機(jī)下游端口的設(shè)備的時(shí)鐘，以及連接到交換機(jī)上游端口的根聯(lián)合體芯片組或其他設(shè)備（交換機(jī)或網(wǎng)橋）的時(shí)鐘。如果不使用SSC，則樹(shù)中的每個(gè)PCI Express設(shè)備都允許使用多個(gè)時(shí)鐘源。

交換機(jī)和十五個(gè)下游設(shè)備的差分時(shí)鐘可以從時(shí)鐘緩沖器/發(fā)生器（例如ICS9DB803）獲得。系統(tǒng)設(shè)計(jì)人員可以使用其他與Gen2兼容的時(shí)鐘緩沖器/發(fā)生器。ICS9DB803器件用于IDT評(píng)估板上。

交換機(jī)為交換機(jī)的每一側(cè)提供兩種時(shí)鐘操作模式：全局時(shí)鐘和本地端口時(shí)鐘。系統(tǒng)設(shè)計(jì)人員必須配置CLKMODE ［2：0］引腳，具體取決于為交換機(jī)的上游側(cè)和下游側(cè)選擇了哪種模式。有關(guān)每種模式的詳細(xì)信息，請(qǐng)參閱《 PES64H16G2，PES48H12G2或PES32H8G2設(shè)備用戶(hù)手冊(cè)》。當(dāng)在上游端口或下游端口上使用非公共時(shí)鐘時(shí)，必須禁用擴(kuò)頻時(shí)鐘。

重置（基本重置）方案

PERSTN引腳用于復(fù)位開(kāi)關(guān)內(nèi)部的所有邏輯，它是施密特觸發(fā)器輸入，可以從系統(tǒng)或上電復(fù)位電路連接到PERST＃。在系統(tǒng)中，Tpvperi和Tperst-clk的值取決于使用該開(kāi)關(guān)的機(jī)械形狀因數(shù)。例如，PCIe卡機(jī)電規(guī)范，修訂版2.0，規(guī)定了Tperst-clk = 100 μs和Tpvperl = 100 ms的最小值。

編輯：hfy