?IBM全球首款2nm芯片制程 IBM 2納米芯片制造技術(shù)要點(diǎn)

IBM Research在其紐約奧爾巴尼技術(shù)中心宣布其突破性的2nm技術(shù)的消息。

據(jù)IBM官方表示，核心指標(biāo)方面，IBM稱該2nm芯片的晶體管密度（MTr/mm2，每平方毫米多少百萬顆晶體管）為333.33，幾乎是臺(tái)積電5nm的兩倍，也比外界預(yù)估臺(tái)積電3nm工藝的292.21 MTr/mm2要高。

換而言之，這種技術(shù)能在指甲蓋大?。?50mm）的芯片上安裝500億個(gè)晶體管。相比于7nm芯片，這種技術(shù)預(yù)計(jì)將提升45%的性能、并降低75%的能耗。

不過，這并不意味著IBM就具備量產(chǎn)2nm芯片的能力，因?yàn)檫@項(xiàng)技術(shù)是在它位于紐約州奧爾巴尼（Albany）的芯片制造研究中心做出來的，但量產(chǎn)還涉及許多其他技術(shù)。

據(jù)報(bào)道，目前擔(dān)任IBM混合云研究副總裁的Mukesh Khare帶領(lǐng)其完成了2納米技術(shù)的突破。

資料顯示，Khare在1999年到2003年間，從事90納米SOI工藝的開發(fā)，該工藝將Power4和Power4 +推向市場，他隨后又負(fù)責(zé)了65納米和45納米SOI的推進(jìn)，這些技術(shù)被Power5和Power6采用；之后他對對用于Power7的32納米技術(shù)進(jìn)行了研究，然后研究了在Power8上使用的22納米工藝中使用的高k /金屬柵極技術(shù)。之后，Khare繼續(xù)擔(dān)任奧爾巴尼納米技術(shù)中心的半導(dǎo)體研究總監(jiān)。

IBM的全球首個(gè)2納米2nm跟傳統(tǒng)談?wù)摰木€寬不一樣

在過去，這個(gè)尺寸曾經(jīng)是芯片上二維特征尺寸的等效度量，如90納米、65納米和40納米。

然而，隨著FinFET和其他3D晶體管設(shè)計(jì)的出現(xiàn)，現(xiàn)在的工藝節(jié)點(diǎn)名稱是對“等效2D晶體管”設(shè)計(jì)的解釋。一般用晶體管密度可以更準(zhǔn)確的衡量，如同英特爾倡導(dǎo)的那樣。

例如，英特爾的7納米工藝將與臺(tái)積電的5納米工藝大致相同；臺(tái)積電的5納米工藝也甚至沒有50%的改進(jìn)（它比7納米工藝只提供15%的改進(jìn)），所以稱其為5納米工藝本身就有點(diǎn)牽強(qiáng)。根據(jù)IBM的說法，他們的“2納米”技術(shù)比臺(tái)積電的7納米工藝有大約50%的改進(jìn)，這樣以來——即使按照當(dāng)今最寬松的標(biāo)準(zhǔn)，也頂多是3.5納米技術(shù)。

通過下表可以獲得更好的比較：

不同的代工廠有不同的官方名稱，有各種密度。值得注意的是，這些密度數(shù)字通常被列為峰值密度，用于晶體管庫，其中芯片面積是峰值關(guān)注點(diǎn)，而不是頻率擴(kuò)展--由于功率和熱方面的考慮，通常處理器最快的部分的密度是這些數(shù)字的一半

但這不代表IBM的新消息沒有技術(shù)含量。

IBM 2納米芯片制造技術(shù)要點(diǎn)

如下圖所示，這是IBM掌握的2納米芯片制造技術(shù)的要點(diǎn)。

首先，在這個(gè)芯片上，IBM用上了一個(gè)被稱為納米片堆疊的晶體管，它將NMOS晶體管堆疊在PMOS晶體管的頂部，而不是讓它們并排放置以獲取電壓信號(hào)并將位從1翻轉(zhuǎn)為零或從0翻轉(zhuǎn)為1。這些晶體管有時(shí)也稱為gate all around或GAA晶體管，這是當(dāng)前在各大晶圓廠被廣泛采用的3D晶體管技術(shù)FinFET的接班人。從以往的介紹我們可以看到，F(xiàn)inFET晶體管將晶體管的源極和漏極通道拉入柵極，而納米片將多個(gè)源極和漏極通道嵌入單個(gè)柵極以提高密度。

IBM表示，其采用2納米工藝制造的測試芯片可以在一塊指甲大小的芯片中容納500億個(gè)晶體管。

在IBM的這個(gè)實(shí)現(xiàn)方案下，納米片有三層，每片的寬度為40納米，高度為5納米。（注意，這里沒有測量的特征實(shí)際上是在2納米處。因?yàn)檫@些術(shù)語在很大程度上是描述性的，而不是字面意義的，這令人發(fā)指?？梢詫⑵湟暈槿绻麞艠O仍為平面則必須具有的柵極尺寸，但卻不是平面的，我想可能是這樣。）如果您在上表的右側(cè)看，那是一張納米片的側(cè)視圖，顯示出它的側(cè)視圖，其間距為44納米，柵極長度為12納米，Khare認(rèn)為這是其他大多數(shù)晶圓代工廠在2納米工藝所使用的尺寸。

2納米芯片的制造還包括首次使用所謂的底部電介質(zhì)隔離（bottom dielectric isolation），它可以減少電流泄漏，因此有助于減少芯片上的功耗。在上圖中，那是淺灰色的條，位于中部橫截面中的三個(gè)堆疊的晶體管板的下面。

IBM為2納米工藝創(chuàng)建的另一項(xiàng)新技術(shù)稱為內(nèi)部空間干燥工藝（inner space dry process），從表面上看，這聽起來不舒服，但實(shí)際上這個(gè)技術(shù)使IBM能夠進(jìn)行精確的門控制。

在實(shí)施過程中，IBM還廣泛地使用EUV技術(shù)，并包括在芯片過程的前端進(jìn)行EUV圖案化，而不僅是在中間和后端，后者目前已被廣泛應(yīng)用于7納米工藝。重要的是，IBM這個(gè)芯片上的所有關(guān)鍵功能都將使用EUV光刻技術(shù)進(jìn)行蝕刻，IBM也已經(jīng)弄清楚了如何使用單次曝光EUV來減少用于蝕刻芯片的光學(xué)掩模的數(shù)量。

這樣的改善帶來的最終結(jié)果是，制造2納米芯片所需的步驟要比7納米芯片少得多，這將促進(jìn)整個(gè)晶圓廠的發(fā)展，并可能也降低某些成品晶圓的成本。這是我們能看到的。

最后，2納米晶體管的閾值電壓（上表中的Vt）可以根據(jù)需要增大和減小，例如，用于手持設(shè)備的電壓較低，而用于百億超級(jí)計(jì)算機(jī)的CPU的電壓較高。

IBM并未透露這種2納米技術(shù)是否會(huì)采用硅鍺通道，但是顯然有可能。

與當(dāng)前將使用在Power10芯片的7納米制程相比，這種2納米制程有望將速度提高45％或以相同速度運(yùn)行，將功耗降低75％。

IBM 2納米芯片潛在的好處

據(jù)IBM稱，這項(xiàng)先進(jìn)技術(shù)的潛在好處可能包括：

手機(jī)電池壽命翻兩番，只要求用戶每四天給他們的設(shè)備充電一次。

減少數(shù)據(jù)中心的碳足跡，這些中心占全球能源使用量的1%，即5.8億兆焦耳。將他們所有的服務(wù)器改為基于2納米的處理器，有可能大大減少這一數(shù)字。

大大加快筆記本電腦的功能，從快速處理應(yīng)用程序，到更容易地協(xié)助語言翻譯，到更快的互聯(lián)網(wǎng)訪問。

有助于加快自動(dòng)駕駛汽車等自主車輛的物體檢測和反應(yīng)時(shí)間。

另外，這項(xiàng)技術(shù)將使數(shù)據(jù)中心的電源效率、太空探索、人工智能、5G和6G以及量子計(jì)算等領(lǐng)域受益。

實(shí)驗(yàn)室做出來≠量產(chǎn)

一個(gè)工藝從實(shí)驗(yàn)室出來，到大規(guī)模量產(chǎn)，過程中需要芯片代工廠不斷提升晶圓良率。

晶圓良率，指完成所有工藝步驟后，測試合格的芯片的數(shù)量與整片晶圓上的有效芯片的比值。

因此，晶圓良率決定了芯片的工藝成本。

要是一個(gè)工藝的晶圓良率上不去，量產(chǎn)可能反而會(huì)導(dǎo)致芯片虧損。

而目前，IBM的2nm芯片還停留在實(shí)驗(yàn)室階段，只是制造出來而已。

除此之外，也還需要考慮光刻機(jī)等工具的進(jìn)展。

比較有意思的是，IBM現(xiàn)在是沒有大規(guī)模量產(chǎn)芯片的能力的，更可能將這項(xiàng)工藝交給三星等芯片制造商代工（目前已與英特爾和三星簽署聯(lián)合開發(fā)協(xié)議）。

IBM雖然曾經(jīng)也是芯片制造商之一，卻在2014年將自己的晶圓廠出售給了格羅方德（據(jù)說IBM還向格羅方德交了15億美元，才把晶圓廠塞給它）。

編輯：hfy