雙端口SRAM可產(chǎn)生無微碼的位片設計

高性能控制器設計使用位片組件來提高速度和設計靈活性。常見的是每秒10-20百萬條指令（MIPS）的速度，設計人員可以利用位片設計的靈活性在一條指令中執(zhí)行對速度有嚴格要求的運算。

位片與RISC架構(gòu)

圖1中的典型位切片控制器設計示例。它由控制流部分和數(shù)據(jù)流部分組成?？刂屏鞒滩糠志哂形⒅噶钣嫈?shù)器和控制存儲器。數(shù)據(jù)流部分?？刂屏鞑糠志哂幸粋€寄存器和ALU元素（位片），以及一個數(shù)據(jù)總線上的數(shù)據(jù)存儲器和I / O寄存器。注意，控制存儲器和數(shù)據(jù)存儲器是分開的。使用單獨的數(shù)據(jù)指令存儲器稱為哈佛架構(gòu)。分離的控制存儲器提供了與位片設計相關的某些速度，因為它與數(shù)據(jù)存儲器一起工作。這允許從控制存儲器中提取下一條微指令，同時可以從數(shù)據(jù)存儲器中讀取當前指令的數(shù)據(jù)。這與常規(guī)微處理器相反，常規(guī)微處理器交替地從同一存儲器中獲取指令和數(shù)據(jù)。將單個存儲器用于指令和數(shù)據(jù)的這種使用稱為Non Neumann體系結(jié)構(gòu)。

比較圖1和圖2，位片控制器的框圖與典型的RISC CPU的框圖有明顯的相似之處。不同之處在于，控制器的控制存儲器和數(shù)據(jù)存儲器已被指令高速緩存所取代RISC CPU中的內(nèi)存和數(shù)據(jù)高速緩存。指令和數(shù)據(jù)高速緩存存儲器的工作方式與它們的微代碼副本相同，不同之處在于它們都在公共主存儲器中包含數(shù)據(jù)的副本。程序員看到的是一個內(nèi)存-主內(nèi)存-而硬件則好像有兩個獨立的內(nèi)存一樣工作。以這種方式，RISC計算機具有哈佛體系結(jié)構(gòu)的速度優(yōu)勢以及用于非諾伊曼體系結(jié)構(gòu)的程序和數(shù)據(jù)的單個存儲器。

位片控制器框圖

RISC體系結(jié)構(gòu)的指令和數(shù)據(jù)高速緩存等效于在一個存儲器上具有兩個端口。通過使用高速雙端口內(nèi)存代替高速緩存，我們可以將此概念應用于位片控制器。雙端口SRAM允許指令和數(shù)據(jù)端口同時且獨立地處于活動狀態(tài)，同時使雙方都可以訪問一組通用的SRAM單元。由于兩個端口都在同一存儲器中工作，因此數(shù)據(jù)流部分可以以與常規(guī)微處理器相同的方式加載和移動這兩個數(shù)據(jù)指令。結(jié)果，該設計用作常規(guī)的交互式軟件工具，例如解釋器和監(jiān)視器，以用于系統(tǒng)開發(fā)和調(diào)試。

RISC CPU框圖

編輯：hfy