74LS74內含兩個獨立的D上升沿雙d觸發(fā)器,每個觸發(fā)器有數(shù)據(jù)輸入(D)、置位輸入()復位輸入()、時鐘輸入(CP)和數(shù)據(jù)輸出(Q)。的低電平使輸出預置或清除,而與其它輸入端的電平無關。當均無效(高電平式)時,符合建立時間要求的D數(shù)據(jù)在CP上升沿作用下傳送到輸出端。
74ls74雙d觸發(fā)器引腳圖
在ttl電路中,比較典型的d觸發(fā)器電路有74ls74。74ls74是一個邊沿觸發(fā)器數(shù)字電路器件,每個器件中包含兩個相同的、相互獨立的邊沿觸發(fā)d觸發(fā)器電路模塊。
74ls74雙D觸發(fā)器功能測試
74ls74雙D觸發(fā)器是一個具有記憶功能的,具有兩個穩(wěn)定狀態(tài)的信息存儲器件,是構成多種時序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。
D觸發(fā)器的次態(tài)取決于觸發(fā)前D端的狀態(tài),即次態(tài)=D。因此,它具有置0、置1兩種功能。
(文章內容整合自單片機教程網huqin和百度文庫)
編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關推薦
第一次用74LS74,遇到了一個問題,搞了好幾天都沒解決,大家?guī)蛶兔Π。。。?b class='flag-5'>74LS74芯片的復位、置位端都接了5V,CLK端接LM358(比較器)的輸出端(LM358的1-接開關到地,1+接電阻到
發(fā)表于 04-06 15:10
,5腳輸出高電平(U1),通過三極管接通繼電器(圖中未顯示)。設計要求:一旦兩信號同時觸發(fā)超過0.5秒,就通過繼電器接通回路實際情況:U0剛高電平,NE555 3腳就輸出大約0.7V,然后74LS74
發(fā)表于 07-13 14:42
本資料介紹了74ls74,包括74ls74內部結構,74ls74引腳圖,74ls74管腳
發(fā)表于 11-28 15:15
54/7474雙上升沿D觸發(fā)器(有預置、清除端)簡要說明74 為帶預置和清除端的兩組 D 型觸發(fā)器
發(fā)表于 03-22 01:09
?993次下載
D觸發(fā)器的功能測試74LS74型雙D
發(fā)表于 02-14 15:27
?0次下載
74ls74芯片引腳圖
雙D型正沿觸發(fā)器(帶預置和清除端)
發(fā)表于 11-19 22:26
?7.1w次閱讀
d觸發(fā)器芯片有:
74HC74 74LS90? 雙D觸發(fā)器
發(fā)表于 01-22 12:42
?4.8w次閱讀
74LS112型雙JK觸發(fā)器芯片引腳圖管腳圖
發(fā)表于 02-14 15:31
?8.2w次閱讀
CD4013或74LS74雙D觸發(fā)器的應用實驗
發(fā)表于 05-11 17:11
?0次下載
本文首先介紹了74ls74引腳圖及功能,其次介紹了邊沿D觸發(fā)器結構與真值表,最后介紹了
發(fā)表于 04-28 12:42
?61.5w次閱讀
74ls174是六D型觸發(fā)器。本文首先介紹了74ls174特點和引腳及功能,其次介紹了
發(fā)表于 05-08 11:06
?3.9w次閱讀
具有置位和復位功能的雙 D 型觸發(fā)器;上升沿觸發(fā)-74HC_HCT74
發(fā)表于 02-15 19:35
?0次下載
具有置位和復位功能的雙 D 型觸發(fā)器;上升沿觸發(fā)-74ALVC74
發(fā)表于 02-15 20:11
?0次下載
具有置位和復位功能的雙 D 型觸發(fā)器;上升沿觸發(fā)-74LV74
發(fā)表于 02-16 21:04
?0次下載
具有置位和復位功能的雙 D 型觸發(fā)器;上升沿觸發(fā)-74ABT74
發(fā)表于 02-17 19:21
?1次下載
評論