挑戰(zhàn)和響應(yīng)認(rèn)證需要 MAC 發(fā)起者和 MAC 接收者根據(jù)隱藏的秘密和公共數(shù)據(jù)計(jì)算消息認(rèn)證代碼。發(fā)起者通常是 SHA-1 身份驗(yàn)證者或帶有 SHA-1 引擎的受保護(hù)內(nèi)存。MAC 接收方是應(yīng)用程序的主機(jī)處理器。本應(yīng)用筆記介紹了 DSSHA1 可合成 SHA-1 協(xié)處理器,它可以在專用集成電路 (ASIC) 或現(xiàn)場(chǎng)可編程門陣列 (FPGA) 中實(shí)現(xiàn),作為 DS2460 SHA-1 協(xié)處理器或基于微處理器的實(shí)現(xiàn)的替代方案.
質(zhì)詢和響應(yīng)身份驗(yàn)證基于消息身份驗(yàn)證代碼 (MAC) 的計(jì)算。該方法涉及兩個(gè)實(shí)體,即 MAC 發(fā)起者和 MAC 接收者,它們共享一個(gè)隱藏的秘密。為了證明 MAC 發(fā)起者的真實(shí)性,MAC 接收者生成一個(gè)隨機(jī)數(shù)并將其作為挑戰(zhàn)發(fā)送給發(fā)起者。然后,MAC 發(fā)起者必須根據(jù)秘密、消息和質(zhì)詢計(jì)算新的 MAC,并將其發(fā)送回接收者。如果發(fā)起者證明能夠?yàn)槿魏翁魬?zhàn)生成有效的 MAC,則可以非常確定它知道該秘密,因此可以被認(rèn)為是真實(shí)的。SHA-1 是一種經(jīng)過(guò)徹底審查和國(guó)際認(rèn)證的計(jì)算消息身份驗(yàn)證代碼的算法,它是由美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院 (NIST) 開發(fā)的。
Maxim 制造了一系列采用 SHA-1 算法的認(rèn)證設(shè)備。教程 3675“通過(guò)安全認(rèn)證保護(hù)研發(fā)投資”以安全存儲(chǔ)器和 DS2460 SHA-1 協(xié)處理器的形式解釋了 Maxim 認(rèn)證解決方案。DSSHA1 存儲(chǔ)器映射 SHA-1 協(xié)處理器允許在專用集成電路 (ASIC) 或現(xiàn)場(chǎng)可編程門陣列 (FPGA) 中實(shí)現(xiàn) DS2460 的計(jì)算能力,從而無(wú)需開發(fā)軟件來(lái)執(zhí)行復(fù)雜的 SHA -1 計(jì)算。DSSHA1 或 DS2460 計(jì)算出的 MAC 僅適用于 Maxim SHA-1 器件。
DSSHA1 是一個(gè)可合成的、內(nèi)存映射的 SHA-1 協(xié)處理器,它包括一個(gè) 64 字節(jié)的通用 RAM,用于存儲(chǔ) 64 字節(jié)的消息。輸入消息用于計(jì)算 SHA-1 MAC。DSSHA1 輸入和輸出端口信號(hào)設(shè)計(jì)為在內(nèi)部連接到 32 位總線。通過(guò)正面的比較結(jié)果,在主機(jī)系統(tǒng)和從屬附件之間實(shí)現(xiàn)了認(rèn)證安全。
圖 1 顯示了 DSSHA1 框圖。表 1 描述了將 DSSHA1 連接到主機(jī)系統(tǒng)的信號(hào)。使用數(shù)據(jù)總線輸入、地址和控制信號(hào),將 64 字節(jié) SHA-1 消息插入到 RAM 中。將輸入信號(hào) RUN_SHA 觸發(fā)為邏輯高電平將啟動(dòng) SHA-1 計(jì)算。輸出 BUSY 信號(hào)指示正在發(fā)生的計(jì)算。完成 BUSY 信號(hào)后,結(jié)果寄存器包含 20 字節(jié)的消息摘要以供讀取。
編輯:hfy
-
存儲(chǔ)器
+關(guān)注
關(guān)注
38文章
7644瀏覽量
167125 -
微處理器
+關(guān)注
關(guān)注
11文章
2379瀏覽量
84095 -
Mac
+關(guān)注
關(guān)注
0文章
1117瀏覽量
53008
發(fā)布評(píng)論請(qǐng)先 登錄
DS2465 SHA-256協(xié)處理器與1-Wire主機(jī)功能

如何通過(guò)使用FPGA高速實(shí)現(xiàn)SHA-1消息認(rèn)證算法?
帶有EEPROM的SHA1協(xié)處理器DS2460電子資料
基于SHA-1的郵件去重算法
為什么1-Wire SHA-1器件是安全的?
DSSHA1 內(nèi)存映射的SHA-1協(xié)處理器

DSSHA1數(shù)據(jù)資料(英文)

DSSHA1中文手冊(cè)

Understanding the DSSHA1 Synthesizable SHA-1 Coprocessor

dssha1綜合SHA-1協(xié)處理器

基于SHA-1算法的硬件設(shè)計(jì)及實(shí)現(xiàn)(FPGA實(shí)現(xiàn))

安全協(xié)處理器/1-Wire? 主控器實(shí)現(xiàn)SHA-256認(rèn)證

評(píng)論