9項(xiàng)常被忽略的ADC技術(shù)規(guī)格

模數(shù)轉(zhuǎn)換器(ADC)有很多規(guī)格，某些規(guī)格對(duì)于某個(gè)特定應(yīng)用而言要比對(duì)于其他應(yīng)用更重要。理解這些規(guī)格并控制影響 ADC 的外部器件將實(shí)現(xiàn)更佳的性能。

有如此之多的模數(shù)轉(zhuǎn)換器(ADC)可供選擇，我們總是很難弄清哪種 ADC 才最適合既定應(yīng)用。數(shù)據(jù)手冊(cè)往往會(huì)使問題變得更加復(fù)雜，許多技術(shù)規(guī)格都以無法預(yù)料的方式影響著性能。

選擇轉(zhuǎn)換器時(shí)，工程師通常只關(guān)注分辨率、信噪比(SNR)或者諧波。這些雖然很重要，但其他技術(shù)規(guī)格同樣舉足輕重。

分辨率
分辨率可能是最易被誤解的技術(shù)規(guī)格，它表示輸出位數(shù)，但不提供有用的性能數(shù)據(jù)。部分?jǐn)?shù)據(jù)手冊(cè)會(huì)列出有效位數(shù)(ENOB)，它使用實(shí)際 SNR 測量來計(jì)算轉(zhuǎn)換器的有效性。一 種更加有用的轉(zhuǎn)換器性能指標(biāo)是以 dBm/Hz 或 nV/√Hz 規(guī)定的噪聲頻譜密度(NSD)。NSD 可以通過已知采樣速率、輸入范圍、SNR 和輸入阻抗計(jì)算得出(dBm/Hz)。已知這些參數(shù)，便可選擇一款轉(zhuǎn)換器來匹配前端電路的模擬性能。這種選擇 ADC 的方法比僅僅列出分辨率更有效。

許多用戶還會(huì)考慮雜散和諧波性能。這些都與分辨率無關(guān)，但轉(zhuǎn)換器設(shè)計(jì)人員一般要調(diào)整他們的設(shè)計(jì)，使諧波與分辨率相一致。

電源抑制
電源抑制(PSR)測量電源紋波如何與 ADC 輸入耦合以顯現(xiàn)在其數(shù)字輸出上。如果 PSR 有限，電源線上的噪聲將僅受到低于輸入電平 30 dB 至 50 dB 的抑制。

一般而言，電源上的無用信號(hào)與轉(zhuǎn)換器的輸入范圍相關(guān)。例如，如果電源上的噪聲是 20 mV 均方根而轉(zhuǎn)換器輸入范圍是 0.7 V 均方根，則輸入上的噪聲是–31 dBFS。如果轉(zhuǎn)換器有 30 dB PSR，則相干噪聲會(huì)在輸出中顯現(xiàn)為一條–61 dBFS 譜線。在確定電源將需要多少濾波和去耦時(shí)，PSR 尤其有用。PSR 在醫(yī)療應(yīng)用或工業(yè)應(yīng)用等高噪聲環(huán)境中，以及需 要使用 DC-DC 轉(zhuǎn)換器的高能效應(yīng)用中非常重要。

共模抑制
共模抑制(CMR)測量存在共模信號(hào)時(shí)引起的差模信號(hào)。許多 ADC 采用差分輸入來實(shí)現(xiàn)對(duì)共模信號(hào)的高抗擾度，因?yàn)椴罘州斎虢Y(jié)構(gòu)本身抑制偶數(shù)階失真積。

與 PSR 一樣，電源紋波、接地層上產(chǎn)生的高功率信號(hào)、混頻器和 RF 濾波器的 RF 泄漏以及能夠產(chǎn)生高電場和磁場的應(yīng)用會(huì)引起共模信號(hào)。雖然許多轉(zhuǎn)換器不規(guī)定 CMR，但他們 通常具有 50 dB 至 80 dB 的 CMR。

時(shí)鐘壓擺率
時(shí)鐘壓擺率是實(shí)現(xiàn)額定性能所需的最小壓擺率。多數(shù)轉(zhuǎn)換器在時(shí)鐘緩沖器上有足夠的增益，以確保采樣時(shí)刻界定明確，但如果壓擺率過低而使采樣時(shí)刻很不確定，將產(chǎn)生過 量噪聲。如果規(guī)定最小輸入壓擺率，用戶應(yīng)滿足該要求，以確保額定噪聲性能。

孔徑抖動(dòng)
孔徑抖動(dòng)是 ADC 的內(nèi)部時(shí)鐘不確定性。ADC 的噪聲性能受內(nèi)部和外部時(shí)鐘抖動(dòng)限制。

在典型的數(shù)據(jù)手冊(cè)中，孔徑抖動(dòng)僅限轉(zhuǎn)換器。外部孔徑抖動(dòng)以均方根方式與內(nèi)部孔徑抖動(dòng)相加。對(duì)于低頻應(yīng)用，抖動(dòng)可能并不重要，但隨著模擬頻率的增加，由抖動(dòng)引起的噪聲問題變得越來越明顯。如果不使用充足的時(shí)鐘，性能將比預(yù)期要差。

除由于時(shí)鐘抖動(dòng)而增加的噪聲以外，時(shí)鐘信號(hào)中與時(shí)鐘不存在諧波關(guān)系的譜線也將顯現(xiàn)為數(shù)字化輸出的失真。因此，時(shí)鐘信號(hào)應(yīng)具有盡可能高的頻譜純度。

孔徑延遲
孔徑延遲是采樣信號(hào)的應(yīng)用與實(shí)際進(jìn)行輸入信號(hào)采樣的時(shí)刻之間的時(shí)間延遲。此時(shí)間通常為納秒或更小，可能為正、為負(fù)或甚至為零。除非知道精確的采樣時(shí)刻非常重要，否則孔徑延遲并不重要。

轉(zhuǎn)換時(shí)間和轉(zhuǎn)換延遲
轉(zhuǎn)換時(shí)間和轉(zhuǎn)換延遲是兩個(gè)密切相關(guān)的技術(shù)規(guī)格。轉(zhuǎn)換時(shí)間一般適用于逐次逼近型轉(zhuǎn)換器(SAR)，這類轉(zhuǎn)換器使用高時(shí)鐘速率處理輸入信號(hào)，輸入信號(hào)出現(xiàn)在輸出上的時(shí)間明顯晚于轉(zhuǎn)換命令，但早于下一個(gè)轉(zhuǎn)換命令。轉(zhuǎn)換命令與轉(zhuǎn)換完成之間的時(shí)間稱為轉(zhuǎn)換時(shí)間。

轉(zhuǎn)換延遲通常適用于流水線式轉(zhuǎn)換器。作為測量用于產(chǎn)生數(shù)字輸出的流水線(內(nèi)部數(shù)字級(jí))數(shù)目的技術(shù)規(guī)格，轉(zhuǎn)換延遲通常用流水線延遲來規(guī)定。通過將此數(shù)目乘以應(yīng)用中使用的采樣周期，可計(jì)算實(shí)際轉(zhuǎn)換時(shí)間。

喚醒時(shí)間
為了降低功耗敏感型應(yīng)用的功耗，器件通常在相對(duì)不用期間關(guān)斷。這樣做確實(shí)可以節(jié)省大量功耗，但器件重新啟動(dòng)時(shí)，使內(nèi)部基準(zhǔn)電壓源穩(wěn)定以及使內(nèi)部時(shí)鐘功能恢復(fù)需要有限時(shí)間量。期間產(chǎn)生的轉(zhuǎn)換數(shù)據(jù)將不滿足技術(shù)規(guī)格。

輸出負(fù)載
同所有數(shù)字輸出器件一樣，ADC，尤其是 CMOS 輸出器件，規(guī)定輸出驅(qū)動(dòng)能力。出于可靠性的原因，知道輸出驅(qū)動(dòng)能力比較重要，但最佳性能一般會(huì)發(fā)生在未達(dá)到完全驅(qū)動(dòng)能力時(shí)。

在高性能應(yīng)用中，重要的是，將輸出負(fù)載降至最低并提供適當(dāng)?shù)娜ヱ詈蛢?yōu)化布局，以盡可能降低電源上的壓降。為了避免此類問題發(fā)生，許多轉(zhuǎn)換器都提供 LVDS 輸出。LVDS 具有對(duì)稱性，因此可以降低開關(guān)電流并提高總體性能。如果可以，應(yīng)該使用 LVDS 輸出以確保最佳性能。

單調(diào)性
非單調(diào)性轉(zhuǎn)換器是一種數(shù)字代碼的斜率符號(hào)表現(xiàn)出局部變化的器件。因此，對(duì)于一個(gè)持續(xù)增加的模擬輸入而言，數(shù)字輸出表現(xiàn)出一個(gè)局部變化，其斜率從正變?yōu)樨?fù)，再變回正。對(duì)于交流性能很重要的應(yīng)用，非單調(diào)性表現(xiàn)一般不會(huì)有問題。但是，對(duì)于 ADC 是閉合環(huán)路一部分的應(yīng)用，這種表現(xiàn)通常會(huì)導(dǎo)致環(huán)路不穩(wěn)定和較差的性能。對(duì)于這類應(yīng)用，應(yīng)當(dāng)仔細(xì)選擇轉(zhuǎn)換器，確保轉(zhuǎn)換器滿足單調(diào)性性能。

未規(guī)定標(biāo)準(zhǔn)
一個(gè)至關(guān)重要的未規(guī)定項(xiàng)目是 PCB 布局。雖然可規(guī)定內(nèi)容的不多，但該項(xiàng)目會(huì)顯著影響轉(zhuǎn)換器的性能。例如，如果應(yīng)用未能采用充足的去耦電容，就會(huì)存在過量的電源噪聲。由于 PSR 有限，電源上的噪聲會(huì)耦合到模擬輸入中并破壞數(shù)字輸出頻譜。

審核編輯 黃昊宇