0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

揭秘FPGA跨時鐘域處理的三大方法

454398 ? 來源:alpha007 ? 作者:alpha007 ? 2022-12-05 16:41 ? 次閱讀

時鐘域處理是 FPGA 設計中經(jīng)常遇到的問題,而如何處理好跨時鐘域間的數(shù)據(jù),可以說是每個 FPGA 初學者的必修課。如果是還在校生,跨時鐘域處理也是面試中經(jīng)常常被問到的一個問題。

這里主要介紹三種跨時鐘域處理的方法,這三種方法可以說是 FPGA 界最常用也最實用的方法,這三種方法包含了單 bit 和多 bit 數(shù)據(jù)的跨時鐘域處理,學會這三招之后,對于 FPGA 相關(guān)的跨時鐘域數(shù)據(jù)處理便可以手到擒來。

這里介紹的三種方法跨時鐘域處理方法如下:

打兩拍;

異步雙口 RAM;

格雷碼轉(zhuǎn)換。

01

方法一:打兩拍

大家很清楚,處理跨時鐘域的數(shù)據(jù)有單 bit 和多 bit 之分,而打兩拍的方式常見于處理單 bit 數(shù)據(jù)的跨時鐘域問題。

打兩拍的方式,其實說白了,就是定義兩級寄存器,對輸入的數(shù)據(jù)進行延拍。

應該很多人都會問,為什么是打兩拍呢,打一拍、打三拍行不行呢?

先簡單說下兩級寄存器的原理:兩級寄存是一級寄存的平方,兩級并不能完全消除亞穩(wěn)態(tài)危害,但是提高了可靠性減少其發(fā)生概率??偟膩碇v,就是一級概率很大,三級改善不大。

data 是時鐘域 1 的數(shù)據(jù),需要傳到時鐘域 2(clk)進行處理,寄存器 1 和寄存器 2 使用的時鐘都為 clk。假設在 clk 的上升沿正好采到 data 的跳變沿(從 0 變 1 的上升沿,實際上的數(shù)據(jù)跳變不可能是瞬時的,所以有短暫的跳變時間),那這時作為寄存器 1 的輸入到底應該是 0 還是 1 呢?這是一個不確定的問題。所以 Q1 的值也不能確定,但至少可以保證,在 clk 的下一個上升沿,Q1 基本可以滿足第二級寄存器的保持時間和建立時間要求,出現(xiàn)亞穩(wěn)態(tài)的概率得到了很大的改善。

如果再加上第三級寄存器,由于第二級寄存器對于亞穩(wěn)態(tài)的處理已經(jīng)起到了很大的改善作用,第三級寄存器在很大程度上可以說只是對于第二級寄存器的延拍,所以意義是不大的。

02

方法二:異步雙口 RAM

處理多 bit 數(shù)據(jù)的跨時鐘域,一般采用異步雙口 RAM。假設我們現(xiàn)在有一個信號采集平臺,ADC 芯片提供源同步時鐘 60MHz,ADC 芯片輸出的數(shù)據(jù)在 60MHz 的時鐘上升沿變化,而 FPGA 內(nèi)部需要使用 100MHz 的時鐘來處理 ADC 采集到的數(shù)據(jù)(多 bit)。在這種類似的場景中,我們便可以使用異步雙口 RAM 來做跨時鐘域處理。

先利用 ADC 芯片提供的 60MHz 時鐘將 ADC 輸出的數(shù)據(jù)寫入異步雙口 RAM,然后使用 100MHz 的時鐘從 RAM 中讀出。對于使用異步雙口 RAM 來處理多 bit 數(shù)據(jù)的跨時鐘域,相信大家還是可以理解的。當然,在能使用異步雙口 RAM 來處理跨時鐘域的場景中,也可以使用異步 FIFO 來達到同樣的目的。

03

方法三:格雷碼轉(zhuǎn)換

我們依然繼續(xù)使用介紹第二種方法中用到的 ADC 例子,將 ADC 采樣的數(shù)據(jù)寫入 RAM 時,需要產(chǎn)生 RAM 的寫地址,但我們讀出 RAM 中的數(shù)據(jù)時,肯定不是一上電就直接讀取,而是要等 RAM 中有 ADC 的數(shù)據(jù)之后才去讀 RAM。這就需要 100MHz 的時鐘對 RAM 的寫地址進行判斷,當寫地址大于某個值之后再去讀取 RAM。

在這個場景中,其實很多人都是使用直接用 100MHz 的時鐘與 RAM 的寫地址進行打兩拍的方式,但 RAM 的寫地址屬于多 bit,如果單純只是打兩拍,那不一定能確保寫地址數(shù)據(jù)的每一個 bit 在 100MHz 的時鐘域變化都是同步的,肯定有一個先后順序。如果在低速的環(huán)境中不一定會出錯,在高速的環(huán)境下就不一定能保證了。所以更為妥當?shù)囊环N處理方法就是使用格雷碼轉(zhuǎn)換。

對于格雷碼,相鄰的兩個數(shù)間只有一個 bit 是不一樣的(格雷碼,在本文中不作詳細介紹),如果先將 RAM 的寫地址轉(zhuǎn)為格雷碼,然后再將寫地址的格雷碼進行打兩拍,之后再在 RAM 的讀時鐘域?qū)⒏窭状a恢復成 10 進制。這種處理就相當于對單 bit 數(shù)據(jù)的跨時鐘域處理了。

對于格雷碼與十進制互換的代碼,僅提供給大家作參考:

代碼使用的是函數(shù)的形式,方便調(diào)用,op 表示編碼或者譯碼,WADDRWIDTH 和 RADDRWIDTH 表示位寬。

審核編輯黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21736

    瀏覽量

    603419
  • 時鐘域
    +關(guān)注

    關(guān)注

    0

    文章

    52

    瀏覽量

    9536
收藏 人收藏

    評論

    相關(guān)推薦

    一文解析時鐘傳輸

    采樣到的信號質(zhì)量!最常用的同步方法是雙級觸發(fā)器緩存法,俗稱延遲打拍法。信號從一個時鐘進入另一個時鐘之前,將該信號用兩級觸發(fā)器連續(xù)緩存兩次
    的頭像 發(fā)表于 11-16 11:55 ?533次閱讀
    一文解析<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>傳輸

    FPGA Verilog HDL有什么奇技巧?

    模塊的時序風險:在進行 design partition(設計劃分)時,如果前后兩個模塊時鐘不同,采用 register in(寄存器輸入)可能會引入時鐘
    發(fā)表于 09-12 19:10

    FPGA如何消除時鐘抖動

    FPGA(現(xiàn)場可編程門陣列)設計中,消除時鐘抖動是一個關(guān)鍵任務,因為時鐘抖動會直接影響系統(tǒng)的時序性能、穩(wěn)定性和可靠性。以下將詳細闡述FPGA中消除
    的頭像 發(fā)表于 08-19 17:58 ?1322次閱讀

    LMH32404 TIA阻輸入信號過大輸出信號畸變怎么解決?

    電流值限制光電二極管電流進入TIA幅值,此方法沒找到合適的器件; 2、在TIA阻輸入端對地加入一個極管或MOS,此極管基極受控阻輸出
    發(fā)表于 08-05 06:58

    FPGA異步信號處理方法

    FPGA(現(xiàn)場可編程門陣列)在處理異步信號時,需要特別關(guān)注信號的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號可能來自不同的時鐘或外部設備,其到達時間和頻率可能不受
    的頭像 發(fā)表于 07-17 11:10 ?1154次閱讀

    基于FPGA的實時邊緣檢測系統(tǒng)設計,Sobel圖像邊緣檢測,FPGA圖像處理

    的 EP4CE6F17C8 型號的 FPGA ,系統(tǒng)整體框圖如圖1所示,主要包括 FPGA 并行運算平臺、攝像頭采集模塊、存儲模塊和顯示模塊,設計時采用自頂向下的設計模式,使用全局復位和時鐘
    發(fā)表于 05-24 07:45

    單芯片運行六個操作系統(tǒng),芯馳科技交卷融合

    關(guān)于智能汽車的整車架構(gòu)如何發(fā)展,行業(yè)內(nèi)已經(jīng)達成了步走的共識。過去汽車行業(yè)采用的是分布式的計算架構(gòu),目前正邁入更加集成化的融合階段,而對于未來的設想則是實現(xiàn)中央計算。
    的頭像 發(fā)表于 05-09 15:17 ?539次閱讀

    FPGA時鐘電路結(jié)構(gòu)原理

    FPGA 中包含一些全局時鐘資源。以AMD公司近年的主流FPGA為例,這些時鐘資源由CMT(時鐘管理器)產(chǎn)生,包括DCM、PLL和MMCM等
    發(fā)表于 04-25 12:58 ?1885次閱讀
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>時鐘</b>電路結(jié)構(gòu)原理

    介紹一個IC設計錯誤案例:可讀debug寄存器錯誤時鐘

    本文將介紹一個時鐘錯誤的案例如圖所示,phy_status作為一個多bit的phy_clk時鐘的信號,需要輸入csr模塊作為一個可讀狀態(tài)寄存器
    的頭像 發(fā)表于 03-11 15:56 ?517次閱讀
    介紹一個IC設計錯誤案例:可讀debug寄存器錯誤<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b>

    FPGA時鐘內(nèi)部設計方案

    的)、頻率限制和不同時鐘管理器的抖動特性,以及能用于單個時鐘時鐘最大數(shù)量。 本文介紹了時鐘設計方案中的每個部分,并推薦了一些設計
    發(fā)表于 01-22 09:30 ?634次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>時鐘</b>內(nèi)部設計方案

    芯片時鐘設計案例簡析(一)

    最經(jīng)典的2DFF 1-bit同步器如下,下圖結(jié)構(gòu)通常用于單bit控制信號的異步處理
    的頭像 發(fā)表于 01-18 09:24 ?1065次閱讀
    芯片<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>設計案例簡析(一)

    異步電路中的時鐘同步處理方法

    異步電路中的時鐘同步處理方法? 時鐘同步在異步電路中是至關(guān)重要的,它確保了電路中的各個部件在正確的時間進行操作,從而使系統(tǒng)能夠正常工作。在本文中,我將介紹一些常見的
    的頭像 發(fā)表于 01-16 14:42 ?1188次閱讀

    FPGA時鐘的用法

    生成時鐘包括自動生成時鐘(又稱為自動衍生時鐘)和用戶生成時鐘。自動生成時鐘通常由PLL或MMCM生成,也可以由具有分頻功能的
    的頭像 發(fā)表于 01-11 09:50 ?1886次閱讀
    <b class='flag-5'>FPGA</b>中<b class='flag-5'>時鐘</b>的用法

    時鐘的解決方案

    在很久之前便陸續(xù)談過亞穩(wěn)態(tài),F(xiàn)IFO,復位的設計。本次亦安做一個簡單的總結(jié),從宏觀上給大家展示時鐘的解決方案。
    的頭像 發(fā)表于 01-08 09:42 ?910次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>的解決方案

    如何處理時鐘這些基礎問題

    對于數(shù)字設計人員來講,只要信號從一個時鐘跨越到另一個時鐘,那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“時鐘
    發(fā)表于 01-08 09:39 ?648次閱讀
    如何<b class='flag-5'>處理</b><b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>這些基礎問題