0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

從疊DIE的角度介紹Package小型化的方式

h1654155282.3538 ? 來源:電巢 ? 作者:電巢 ? 2020-10-16 17:45 ? 次閱讀

隨著電子產(chǎn)品日趨便利化,對產(chǎn)品要求也趨小型、薄型化。即對現(xiàn)有的封裝器件要求更小,更薄,而產(chǎn)品本身的內(nèi)容卻又不斷在增加。如何在這種矛盾的條件下實現(xiàn)全部要求?這對整個封裝行業(yè)提出了新的發(fā)展。

封裝行業(yè)小型化發(fā)展有CSP、BGA等方向,本文從疊DIE的角度介紹Package小型化的方式。

封裝流程Substrate→貼裝元件→貼DIE→引線鍵合→塑封→切割→外觀檢查→測試→包裝

封裝形式平面貼DIE方式(圖1)平面式

垂直貼DIE方式(圖2)DIE之間直接相貼,階梯式DIE之間間隔一層spacer

兩種方式的受限之處平面貼DIE方式:多個DIE布局在同一平面,最大程度的占據(jù)了封裝空間,難以滿足尺寸受限制的條件。

垂直貼DIE方式:階梯式(1)的疊DIE方式相對平面式的情況有所降低空間利用,但在多層同一類型DIE階梯時,同樣會占據(jù)較多空間,因為每遞增一層,相當(dāng)于DIE的尺寸增加約500um,當(dāng)DIE數(shù)量多達(dá)8個時,則會增大500×8=4000um的空間。對尺寸緊湊條件,也是難以滿足。

階梯式(2)方式需求所疊層的DIE尺寸比下層的DIE尺寸小,這樣才可以讓出Wirebonding的空間,應(yīng)用范圍受限。

隔層方式在兩層DIE之間增加一層DummyDIE,留出高度用于Wirebonding,增加工藝流程,材料成本,降低UPH。

新型貼DIE方式新型的貼DIE方式綜合了垂直方式中的兩種優(yōu)勢(掩埋式)(圖3)。

該方式采用一種新型的材料,名稱為FOW(filmonwafer,如圖4),利用filmattach技術(shù)粘附在DIE的bottom面,所粘DIE可直接attach在其它DIE之上,位置沒有要求,即可以直接壓附著下層DIE的loop。(多個同種DIE可以完全重合在一起,極大縮小了疊DIE占據(jù)的空間)

其使用條件、使用流程及效果圖分別示于圖5~7。

該方式的優(yōu)勢在于多個大小相同的DIE疊加在一起,所占據(jù)的空間為一個DIE所占據(jù)的空間,大大的節(jié)約了水平空間。對size要求嚴(yán)的產(chǎn)品是一個好的選擇。size的減小同時也可以減低產(chǎn)品的成本。

疊加多層DIE時,Wirebonding完成后可直接貼裝上一層DIE,而不需要增加一個隔層Spacer??s短生產(chǎn)流程與降低外在因素影響,提高UPH。該方式可有效解決PACKAGE內(nèi)包含多個DIE,而水平空間又受到約束的情況。隨著器件小型化程度加快,此方式的應(yīng)用也將普及。
責(zé)任編輯人:CC

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Package
    +關(guān)注

    關(guān)注

    0

    文章

    26

    瀏覽量

    10772
收藏 2人收藏
  • 大卫王先森1

評論

相關(guān)推薦
熱點推薦

SJ MOSFET的效率改善和小型化

首先,重新整理一下SJ MOSFET做出貢獻的課題。第一個是效率改善,第二個是小型化- 那么先從效率開始談。為什么使用SJ-MOSFET可以改善效率?先稍微介紹一下SJ MOSFET。傳統(tǒng)型
發(fā)表于 04-29 01:41

小型化醫(yī)療電子設(shè)備

半導(dǎo)體封裝到通信接口、電池和顯示技術(shù),無不受到便攜式和小型化醫(yī)療電子設(shè)備需求的影響。芯片級封裝、裸片和撓性/折疊印刷電路板已經(jīng)極大地縮小了電子設(shè)備占用的總系統(tǒng)空間。將其同一些新的粘接和焊接流程技術(shù)
發(fā)表于 05-17 07:00

一款小型化L波段射頻收發(fā)前端模塊的設(shè)計過程講解

對樣品的測試結(jié)果作了簡單分析。隨著現(xiàn)代無線通訊技術(shù)的發(fā)展,射頻微波器件和功能模塊的小型化需求日益迫切。本文介紹的L波段收發(fā)射頻前端采用LTCC工藝,利用無源電路的三維層結(jié)構(gòu),大大縮小了電路尺寸。在
發(fā)表于 06-24 07:40

小型化的微帶雙分支定向耦合器設(shè)計介紹

近年來,通信技術(shù)取得了長足快速的發(fā)展,微波通信設(shè)備也隨之發(fā)展起來。如今通信設(shè)備趨于小型化、便攜,這對通信設(shè)備中無源器件的尺寸縮小提出更高的要求。定向耦合器具有簡單的結(jié)構(gòu)以及良好的方向性,在微波通信
發(fā)表于 06-25 07:36

浙江層電感和繞線電感的區(qū)別

貼片電感制造工藝上可分為:繞線型、層型、編織型和薄膜片式電感器,常用的為繞線型電感和層型電感,繞線型電感是傳統(tǒng)繞線電感器小型化的產(chǎn)物,而
發(fā)表于 06-02 09:33

怎樣去解決小型化DC/DC應(yīng)用設(shè)計的問題?

多芯片驅(qū)動器加FET技術(shù)是如何解決小型化DC/DC應(yīng)用設(shè)計問題的?
發(fā)表于 04-21 06:50

機載計算機電源的小型化設(shè)計

機載計算機電源的小型化設(shè)計1概述隨著微電子技術(shù)的發(fā)展,采用大規(guī)模和超大規(guī)模集成電路的機載計算機主機已越來越小型化,因而對其電源部件的體積和重量提出了進一步小型化的要求,然而現(xiàn)有的機載計算機電源,已經(jīng)
發(fā)表于 11-12 07:05

MIMU_GPS組合導(dǎo)航系統(tǒng)小型化設(shè)計

MIMU_GPS組合導(dǎo)航系統(tǒng)小型化設(shè)計MIMU_GPS組合導(dǎo)航系統(tǒng)小型化設(shè)計
發(fā)表于 11-19 14:37 ?7次下載

無線的小型化的趨勢分析

本文檔內(nèi)容介紹了無線的小型化的趨勢分析,供網(wǎng)友參考。
發(fā)表于 09-14 19:03 ?2次下載
無線的<b class='flag-5'>小型化</b>的趨勢分析

基于GPS系統(tǒng)的小型化的設(shè)計指南

本文檔內(nèi)容介紹了基于GPS系統(tǒng)的小型化的設(shè)計指南。
發(fā)表于 09-14 19:07 ?2次下載

基于MEMS傳感器小型化的設(shè)計指南

本文檔內(nèi)容介紹了基于MEMS傳感器小型化的設(shè)計指南。
發(fā)表于 09-18 15:19 ?1次下載
基于MEMS傳感器<b class='flag-5'>小型化</b>的設(shè)計指南

堅固的小型化和工業(yè)物聯(lián)網(wǎng)

堅固的小型化和工業(yè)物聯(lián)網(wǎng)
的頭像 發(fā)表于 12-30 09:40 ?834次閱讀

電源小型化

小型化一直是電子行業(yè)的一個熱點,對電源尤其重要。電源的質(zhì)量通常以單位體積的功率來衡量。本文討論了一些有助于實現(xiàn)小型化電源設(shè)計的注意事項。
的頭像 發(fā)表于 06-14 15:19 ?1069次閱讀
電源<b class='flag-5'>小型化</b>

實現(xiàn)小型化電源設(shè)計的4個小技巧

實現(xiàn)小型化電源設(shè)計的4個小技巧
的頭像 發(fā)表于 10-17 17:59 ?782次閱讀
實現(xiàn)<b class='flag-5'>小型化</b>電源設(shè)計的4個小技巧

小型化晶振的影響有哪些

隨著電子設(shè)備不斷向小型化發(fā)展,晶振也朝著小型化低功耗的趨勢發(fā)展。今天凱擎小妹聊一下小型化對晶振的起振時間、相位噪聲和抖動的具體影響。
的頭像 發(fā)表于 11-11 10:10 ?513次閱讀

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會員交流學(xué)習(xí)
  • 獲取您個性化的科技前沿技術(shù)信息
  • 參加活動獲取豐厚的禮品