0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB制造:PDN設(shè)計指南

PCB打樣 ? 2020-10-13 20:23 ? 次閱讀

盡管我見過一些電路板在起火時冒煙,但PDN不良造成的大多數(shù)問題通常并沒有那么嚴重。但是,它們同樣具有破壞性,因為設(shè)計不當(dāng)?shù)?/span>PDN可能會導(dǎo)致間歇性問題,從而徹底破壞電路板。讓我們深入了解如何使用您的PDN設(shè)計指南來設(shè)計電路板的供電網(wǎng)絡(luò)。

PCB上良好供電網(wǎng)絡(luò)的必要性

電路板上的所有有源電子組件都需要電源才能運行,為此,PCB需要設(shè)計良好的電源傳輸網(wǎng)絡(luò)(PDN)。一次,PCB上的集成電路設(shè)備只有一個電源和接地引腳,并且可以通過一條簡單的寬走線輕松連接。然后,隨著電路密度的增加,將它們與多層板上的電源和接地層連接變得更加容易。但是隨著引腳數(shù)的增加以及IC的功率要求變得越來越復(fù)雜,電路板開始遇到以下一些問題:

l電磁干擾(EMI):電路變得越快,它對來自內(nèi)部和外部源的EMI越敏感。防止EMI問題的一種方法是配置電源和接地層,以屏蔽傳入和傳出的干擾。

l接地反彈:當(dāng)許多數(shù)字信號同時處于開關(guān)狀態(tài)時,它會產(chǎn)生一種稱為同時開關(guān)噪聲(SSN)或接地反彈的效應(yīng)。這可以在內(nèi)存或數(shù)據(jù)總線中看到,并且如果快速切換導(dǎo)致信號不返回其參考地電平,則它們將在其上方反彈。這種影響會在電路中產(chǎn)生不希望有的噪聲,從而有可能產(chǎn)生錯誤的開關(guān)并破壞設(shè)備的運行。精心設(shè)計的PDN可以幫助控制參考地平面。

l電源紋波:開關(guān)也可能由電源引起,這會在電路中產(chǎn)生噪聲或紋波。這些紋波可能會在其他電路中表現(xiàn)為串?dāng)_,這可能會對這些電路中的信號產(chǎn)生不利影響。

隨著現(xiàn)代電路更快的開關(guān)速度,IC上還有更多的電源和接地連接需要管理。如果采用球柵陣列(BGA)封裝的大型處理器芯片,則可以有數(shù)百個處于不同參考電平的電源和接地引腳。這些引腳還可以拉動大量電流來為處理器供電,并且要確保電源干凈無任何尖峰,波紋或噪聲,需要精心設(shè)計的PDN。但是,除了提供清潔電源外,PDN還需要執(zhí)行其他一些重要的電氣任務(wù)。

權(quán)力和地面的許多作用

雖然PDN的成功設(shè)計似乎應(yīng)該只專注于為其處理器芯片和其他大型IC提供清潔電源,但實際上,PDN還有很多工作要做。這些任務(wù)之一是為高速,敏感的信號在接地層上提供清晰的返回路徑,但是有一些潛在的問題需要注意。

如上圖所示,由于需要為高密度零件上的多個引腳提供電源和接地,這些平面可能會被過孔填滿。這些在飛機上造成障礙,使信號返回很難找到返回其源頭的清晰路徑。當(dāng)這些返回信號四處游蕩以試圖找到回家的路時,它們會產(chǎn)生噪聲并破壞設(shè)計的信號完整性。因此,設(shè)計人員面臨的挑戰(zhàn)是為所有有源器件提供足夠的電源和接地,同時確保不阻塞返回路徑。

接地層的另一個任務(wù)是提供微帶或帶狀線層配置,以控制高速傳輸線的阻抗。通過在兩個接地平面之間或兩個接地平面之間路由走線的特定寬度(仔細控制它們之間的絕緣材料的厚度和介電常數(shù)(Dk)),走線將以特定的阻抗水平工作。這將有助于消除來自這些走線的任何信號反射,并且是控制電路板信號完整性的另一個重要部分。這里的挑戰(zhàn)是以同時滿足功率傳輸要求和微帶或帶狀線配置要求的方式配置平面。

成功的PDN設(shè)計要求均勻分布許多不同的電源和接地網(wǎng)到板上的不同設(shè)備。雖然為每個所需電壓設(shè)置一個單獨的平面層會很方便,但這些網(wǎng)絡(luò)的數(shù)量通常超過了板疊中的可用層數(shù)。為了解決這個問題,PCB設(shè)計人員通常會拆分平面,以便他們可以在信號平面層上布線多個電源或接地網(wǎng)絡(luò)。然而,挑戰(zhàn)在于,盡管分離平面確實可以有效地分配不同的電源和接地網(wǎng)絡(luò),但也會為信號返回路徑創(chuàng)造額外的障礙。因此,PCB設(shè)計人員需要設(shè)計其分離平面,以均勻地傳送所有電源和地,同時保留敏感的高速信號所需的清晰返回路徑。

與創(chuàng)建良好的PDN相關(guān)的所有不同設(shè)計要求,擁有良好的設(shè)計規(guī)則和約束管理系統(tǒng)(如Allegro PCB Designer中可用的系統(tǒng))將很有幫助。如下圖所示,使用約束管理系統(tǒng),可以使用電力網(wǎng)分類所需的寬度和間距規(guī)則來設(shè)置電力網(wǎng)和地面網(wǎng)。

電路板上良好PDN的要求還有更多。接下來,我們將研究PCB PDN設(shè)計人員需要注意的一些制造要求。

PCB制造:PDN設(shè)計指南的另一個方面

盡管良好的PDN設(shè)計可能需要使用非對稱的板層堆疊,但是某些制造商會對該配置存在問題。PCB制造商通常希望將板層堆疊的頂層鏡像到底層,以創(chuàng)建對稱的層堆疊。隨著制造過程的溫度和高壓,不均勻的層堆疊的組合會導(dǎo)致板的翹曲。板越大,該效果越明顯。電路板翹曲會給長而高速的傳輸線布線中使用的細金屬走線以及焊點造成壓力。

為避免這些問題,電路板設(shè)計人員應(yīng)考慮以下事項:

l盡可能使電源層和接地層在板層堆疊中對稱,如果不影響信號完整性的話。

l確保在整個板層堆疊中,預(yù)浸料和芯層的厚度也對稱。

l嘗試將電路板最密集的銅層保持在堆疊的中心。同樣,這必須結(jié)合良好的信號完整性實踐來完成。

l對不同的平面層使用相同的銅砝碼。

l考慮在沒有太多金屬的電路板上添加金屬填充物(倒銅)。

l最重要的是,在您提交之前,請與您的PCB制造商聯(lián)系以建議的板層堆疊,以確保他們能夠制造它。

除了我們已經(jīng)討論好的PDN準則之外,別忘了在印刷電路板上處理大面積金屬的一些基本規(guī)則。首先,為您的組件使用散熱墊,以輔助焊接。那些大面積的金屬將充當(dāng)巨大的散熱器,并與它們一起吸收熱量和焊料。其次,對于焊接到外部平面的表面安裝零件,不要忘記也要管理它們的連接。同樣,金屬的實心區(qū)域?qū)⒊洚?dāng)散熱器并引起熱不平衡。這種不平衡可能導(dǎo)致小的兩針無源器件在回流焊期間像墓碑一樣直立起來。

為了在電路板上設(shè)計出良好的PDN,有很多知識要知道,幸運的是,在設(shè)計工具中可以找到很多幫助。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    394

    文章

    4688

    瀏覽量

    85647
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2968

    瀏覽量

    21709
  • 電路板打樣
    +關(guān)注

    關(guān)注

    3

    文章

    375

    瀏覽量

    4707
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3494

    瀏覽量

    4523
收藏 人收藏

    評論

    相關(guān)推薦

    PDN-0C用戶指南之使用優(yōu)化的TPS65941213-Q1和TPS65941111-Q1 PMIC為Jacinto? 7 J721E供電

    電子發(fā)燒友網(wǎng)站提供《PDN-0C用戶指南之使用優(yōu)化的TPS65941213-Q1和TPS65941111-Q1 PMIC為Jacinto? 7 J721E供電.pdf》資料免費下載
    發(fā)表于 11-29 15:08 ?0次下載
    <b class='flag-5'>PDN</b>-0C用戶<b class='flag-5'>指南</b>之使用優(yōu)化的TPS65941213-Q1和TPS65941111-Q1 PMIC為Jacinto? 7 J721E供電

    適用于J721E和PDN-0B的TPS65941212-Q1和TPS65941111-Q1 PMIC用戶指南

    電子發(fā)燒友網(wǎng)站提供《適用于J721E和PDN-0B的TPS65941212-Q1和TPS65941111-Q1 PMIC用戶指南.pdf》資料免費下載
    發(fā)表于 11-29 14:48 ?0次下載
    適用于J721E和<b class='flag-5'>PDN</b>-0B的TPS65941212-Q1和TPS65941111-Q1 PMIC用戶<b class='flag-5'>指南</b>

    PDN-1A用戶指南之使用TPS65941213-Q1和LP876411B4-Q1 PMIC為J721E供電

    電子發(fā)燒友網(wǎng)站提供《PDN-1A用戶指南之使用TPS65941213-Q1和LP876411B4-Q1 PMIC為J721E供電.pdf》資料免費下載
    發(fā)表于 11-21 14:23 ?0次下載
    <b class='flag-5'>PDN</b>-1A用戶<b class='flag-5'>指南</b>之使用TPS65941213-Q1和LP876411B4-Q1 PMIC為J721E供電

    用于Jacinto 7 DRA821、PDN-2A的單PMIC用戶指南

    電子發(fā)燒友網(wǎng)站提供《用于Jacinto 7 DRA821、PDN-2A的單PMIC用戶指南.pdf》資料免費下載
    發(fā)表于 11-16 14:50 ?0次下載
    用于Jacinto 7 DRA821、<b class='flag-5'>PDN</b>-2A的單PMIC用戶<b class='flag-5'>指南</b>

    用CPU的引腳控制TAS5711的PDN引腳的電平高低,拉低PDN引腳后TAS5711輸出沒聲的原因?

    我用CPU的引腳控制TAS5711的PDN引腳的電平高低,當(dāng)我拉低PDN引腳后,TAS5711輸出沒聲,達到靜音效果,但是當(dāng)我再次拉高PDN引腳時,輸出不能恢復(fù),還是沒聲,是否PDN
    發(fā)表于 11-05 06:27

    TPS65921 PCB布局指南

    電子發(fā)燒友網(wǎng)站提供《TPS65921 PCB布局指南.pdf》資料免費下載
    發(fā)表于 10-25 10:01 ?0次下載
    TPS65921 <b class='flag-5'>PCB</b>布局<b class='flag-5'>指南</b>

    TVP5160 PCB布局指南

    電子發(fā)燒友網(wǎng)站提供《TVP5160 PCB布局指南.pdf》資料免費下載
    發(fā)表于 09-30 11:46 ?0次下載
    TVP5160 <b class='flag-5'>PCB</b>布局<b class='flag-5'>指南</b>

    TVP7002 PCB布局指南

    電子發(fā)燒友網(wǎng)站提供《TVP7002 PCB布局指南.pdf》資料免費下載
    發(fā)表于 09-30 09:36 ?0次下載
    TVP7002 <b class='flag-5'>PCB</b>布局<b class='flag-5'>指南</b>

    TVP5158 PCB布局指南

    電子發(fā)燒友網(wǎng)站提供《TVP5158 PCB布局指南.pdf》資料免費下載
    發(fā)表于 09-30 09:33 ?0次下載
    TVP5158 <b class='flag-5'>PCB</b>布局<b class='flag-5'>指南</b>

    THS8200 PCB布局指南

    電子發(fā)燒友網(wǎng)站提供《THS8200 PCB布局指南.pdf》資料免費下載
    發(fā)表于 09-29 09:54 ?0次下載
    THS8200 <b class='flag-5'>PCB</b>布局<b class='flag-5'>指南</b>

    PDN 元件對阻抗的影響

    在數(shù)字系統(tǒng)中,PCB的電源分配網(wǎng)絡(luò)(powerdeliverynetwork,即PDN)需要在較寬的頻率范圍內(nèi)具有較低的阻抗值,以確保在數(shù)字器件運行時,電壓波動能保持在較低水平。決定PDN阻抗的因素
    的頭像 發(fā)表于 07-13 08:13 ?594次閱讀
    <b class='flag-5'>PDN</b> 元件對阻抗的影響

    EMC大揭秘 PCB設(shè)計必備指南

    EMC大揭秘 PCB設(shè)計必備指南
    的頭像 發(fā)表于 06-15 16:29 ?3074次閱讀
    EMC大揭秘 <b class='flag-5'>PCB</b>設(shè)計必備<b class='flag-5'>指南</b>

    搞定電源完整性,不如先研究PDN!

    ,各個因素在特定的頻率范圍內(nèi)起著主導(dǎo)作用。了解這些影響因素,對于優(yōu)化PDN設(shè)計,提高電源穩(wěn)定性和整體系統(tǒng)性能至關(guān)重要。 PCB設(shè)計、去耦電容、芯片封裝和芯片設(shè)計決定了PDN在不同頻率的阻抗
    發(fā)表于 06-12 15:21

    常見的PCB制造缺陷有哪些?

    這本影響深遠的指南分析了最主要的 PCB 制造沙漠,調(diào)查了其潛在驅(qū)動因素,并針對有限的機會給出了可能的答案。PCB 由層疊在絕緣基板上的導(dǎo)電銅跡線組成。元件被焊接到板上以形成功能性電子
    發(fā)表于 04-15 11:26 ?2589次閱讀
    常見的<b class='flag-5'>PCB</b><b class='flag-5'>制造</b>缺陷有哪些?

    pcb板走線寬度的設(shè)計指南

    pcb板走線寬度的設(shè)計指南
    的頭像 發(fā)表于 02-23 17:30 ?1697次閱讀