PCB根據(jù)DFM和DFT準則的優(yōu)化

優(yōu)化任何PCB設(shè)計都需要大量的精力。在準備生產(chǎn)階段時，正確的PCB檢查至關(guān)重要。因此，所有設(shè)計人員的目標(biāo)最終都圍繞著增強功能，簡化制造和易于測試的目的。為制造而優(yōu)化PCB涉及徹底分析PCB的潛在改進，并測試可能影響制造的問題。

合同制造商（CM） 制造設(shè)計（DFM）評估制造過程中可能出現(xiàn)的潛在問題的可能性的原則。根據(jù)DFM評估PCB的可行性涉及以下初步步驟。

制造設(shè)計（DFM）評估

l設(shè)計審查：您的CM最初收到您的設(shè)計數(shù)據(jù)后，您的設(shè)計將獲得評估或設(shè)計審查。您用于數(shù)據(jù)傳輸?shù)母袷經(jīng)Q定了CM的處理方式。

l格式評估：如果您的設(shè)計使用CAD數(shù)據(jù)庫格式，則它將直接進入工程技術(shù)評估。但是，如果使用其他格式，則通常需要導(dǎo)入，這會增加處理時間。事先了解您的CM認為哪些格式可靠或可接受是很重要的。

l組件評估：您的CM將評估您的物料清單（BOM）確定哪些組件即將達到使用壽命（EOL）或需要更長的交貨時間。組件評估的目的是消除不符合建議的制造標(biāo)準的組件。

l組件可用性評估：您的CM將列出的組件與主組件數(shù)據(jù)庫進行匹配，該數(shù)據(jù)庫將提供有關(guān)實時組件可用性的信息。這些信息會不斷更新，并使CM能夠針對任何必要的問題提出準確的建議組件更換。如果由于停產(chǎn)（EOL）而與您的組件不存在完全匹配，則CM將使用此數(shù)據(jù)庫來建議適當(dāng)?shù)墓δ芴鎿Q。

除了這些初步檢查之外，您的CM將評估以下因素，以評估設(shè)計的整體可制造性。

評估PCB可制造性的因素

l元件間距：將組件放置得太近時，會產(chǎn)生自動拾取和放置的問題，并對測試（夾具）產(chǎn)生不利影響。

l組件放置（位置和旋轉(zhuǎn)）： 元件放置影響PCB設(shè)計的各個方面。因此，放置組件的位置和方式也會影響電路板的可焊性。如果較大的分量在波動之前位于較小的分量之前，它將遮擋該分量并可能導(dǎo)致焊點問題。

l焊盤之間缺少阻焊層：由于在組裝過程中發(fā)生橋接，導(dǎo)致引腳之間短路（電氣）。

l表面貼裝墊尺寸不正確：這將導(dǎo)致墓碑。這是諸如電容器或電阻器之類的組件從一端的焊盤部分抬起的時候。

l酸性陷阱：將跡線成銳角走線會導(dǎo)致從PCB上去除蝕刻化學(xué)品時出現(xiàn)問題，從而促進PCB制造 問題。

l鉆頭優(yōu)化：合并了統(tǒng)一的鉆頭尺寸，從而減少了使用中的鉆頭尺寸數(shù)量。優(yōu)化鉆頭可以降低制造成本。

除了檢查可制造性和功能之外，您的CM還將根據(jù)以下原則評估所提供的數(shù)據(jù)的可測試性： 可測試性設(shè)計（DFT）。這涉及根據(jù)DFT準則評估設(shè)計。

PCB的可測試性設(shè)計（DFT）指南

可測試性影響PCB設(shè)計的許多領(lǐng)域?？傮w而言，這包括構(gòu)建或修改測試夾具（如果需要），測試點焊盤（在線測試），以及相對于電路板邊緣的組件間距（間距）。在評估設(shè)計的可測試性過程中，您的CM將參考您提供的測試規(guī)格。從這些數(shù)據(jù)中收集到的信息使CM能夠開發(fā)一種解決方法，以解決電路板規(guī)范。您可以通過完成以下操作來優(yōu)化DFT流程并為您的CM提供幫助：

l在原理圖上提供標(biāo)記，除了評估布局外，還應(yīng)在每次測試復(fù)查中包括連接點和測試點。

l在方案中包括特定的測試點，以幫助CM進行此準備?？傮w而言，設(shè)計評估和測試方法將有助于確定所需夾具的類型。這有助于確定設(shè)計是否需要修改以增加測試過程的成功故障覆蓋率。

l與您的CM一起將所有相關(guān)的測試信息合并到測試說明（TI）文檔中，其中應(yīng)包括在測試過程中使用的插圖和說明。

l了解并評估可用的測試類型，以做出明智的設(shè)計決策并優(yōu)化測試過程。測試具有特定的優(yōu)點和缺點，因此熟悉測試規(guī)范非常重要。

l例如， 飛針測試由于易于設(shè)置以進行測試，因此它最適合于原型設(shè)計或小批量生產(chǎn)。但是，Flying探針測試比ICT慢。此外，在線測試（ICT）夾具和固定編程也最適合經(jīng)過驗證的PCB設(shè)計的大批量生產(chǎn)。選擇正確的測試類型可以對總體結(jié)果產(chǎn)生重大影響。

l可測性：可測試性影響PCB設(shè)計的許多領(lǐng)域。總體而言，這包括構(gòu)建或修改測試夾具（如果需要），測試點焊盤（在線測試），以及相對于電路板邊緣的組件間距（間距）。

您的CM可以從技術(shù)上制定測試規(guī)范；但是，為您的設(shè)計這樣做需要您與他們緊密合作，并根據(jù)需要提供有關(guān)電路操作和功能的盡可能多的信息。在此階段，盡職調(diào)查對于確保PCB經(jīng)過全面測試并滿足您的期望至關(guān)重要。遵循也很重要PCB布局指南 增強可測試性。

PCB布局準則以優(yōu)化可測試性

以下是關(guān)于PCB布局以確保設(shè)計可測試性的關(guān)鍵考慮因素：

l在線測試點應(yīng)位于設(shè)計的每個網(wǎng)上，以確保完整的測試范圍。

l所有測試點與焊盤和組件的間隙應(yīng)為50 mil。

l所有測試點均應(yīng)與電路板邊緣保持100 mil的間隙。

l應(yīng)該有可能進行 在線測試 一次在板的兩面都可以使用，我建議您與CM預(yù)先進行設(shè)置。

優(yōu)化PCB以提高成本效益

優(yōu)化設(shè)計的可測試性可以降低總體成本。PCB生產(chǎn)期間產(chǎn)生的費用大致可分為以下四類：

l零件成本

l空白PCB制造成本

l測試費用

l組裝費用

盡管四個主要類別的費用可能會根據(jù)確切的設(shè)計規(guī)格而有很大差異，但測試成本可能相當(dāng)于完成的PCB總成本的25％甚至高達30％。因此，您的設(shè)計必須充分結(jié)合DFT和DFM?？傮w目標(biāo)是設(shè)計一種高度可測試的PCB，同時提供快速隔離與組件故障和制造錯誤有關(guān)的問題的能力。僅當(dāng)您與CM合作時，才能真正實現(xiàn)DFM和DFT的優(yōu)化。