0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

射頻板疊層結(jié)構(gòu)及布線要求

Torex產(chǎn)品資訊 ? 來源:RFID世界網(wǎng) ? 2020-09-27 10:33 ? 次閱讀

01

射頻板疊層結(jié)構(gòu)

RF PCB單板的疊層結(jié)構(gòu)除了要考慮射頻信號線的阻抗以外,還需要考慮散熱、電流、器件、EMC、結(jié)構(gòu)和趨膚效應等問題,通常我們在多層印制板分層及堆疊中遵徇以下一些基本原則: A) RF PCB的每層都大面積鋪地,沒有電源平面,RF布線層的上下相鄰兩層都應該是地平面。 即使是數(shù)?;旌习?,數(shù)字部分可以存在電源平面,但是 RF 區(qū)仍然要滿足每層都大面積鋪地的要求。
B) 對RF雙面板來說,頂層為信號層,底層為地平面。 四層RF單板,頂層為信號層,第二層和第四層為地平面,第三層走電源、控制線。特殊情況在第三層可以走一些RF 信號線。更多層的RF單板,以此類推。 C) 對于RF背板來說,上下兩表面層都是地面,為了減小過孔及連接器的引起的阻抗不連續(xù)性,第二、三、四、五層走數(shù)字信號。 而其它靠底面的帶狀線層都是 底面 信號層。同樣,RF 信號層上下相鄰兩層該是地面,每層都應該大面積鋪地。
D) 對于大功率、大電流的射頻板應該將RF 主鏈路放置到頂層并且用較寬的微帶線連接。 這樣有利于散熱和減小能量損耗,減少導線腐蝕誤差。
E) 數(shù)字部分的電源平面應靠近接地平面,并且安排在接地平面之下。 這樣可以利用兩金屬平板間的電容作電源的平滑電容,同時接地平面還對電源平面上分布的輻射電流起到屏蔽作用。 具體疊層方法和平面分割要求可以參照EDA 設(shè)計部頒布的《20050818 印刷電路板設(shè)計規(guī)范——EMC 要求》,以網(wǎng)上標準為準。

02

射頻板布線要求

2.1 轉(zhuǎn)角

射頻信號走線如果走直角,拐角處的有效線寬會增大,阻抗不連續(xù)而引起反射。故要對轉(zhuǎn)角進行處理,主要為切角和圓角兩種方法。 (1) 切角適用于比較小的彎角,切角的適用頻率可達10GHz。

(2) 圓弧角的半徑應足夠大,一般來說,要保證:R>3W。

2.2 微帶線布線

PCB頂層走射頻信號,射頻信號下面的平面層必須是完整的接地平面,形成微帶線結(jié)構(gòu)。要保證微帶線的結(jié)構(gòu)完整性,有以下要求: (1) 微帶線兩邊的邊緣離下方地平面邊緣至少要有3W 寬度。且在3W 范圍內(nèi),不得有非接地的過孔。
(2) 微帶線至屏蔽壁距離應保持為2W 以上。(注:W 為線寬)。
(3) 同層內(nèi)非耦合微帶線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。 地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離微帶線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示微帶襯底介質(zhì)的厚度。
(4) 禁止 RF 信號走線跨第二層的地平面縫隙。

2.3 帶狀線布線

射頻信號有時要從PCB的中間層穿過,常見的為從第三層走,第二層和第四層必須是完整的接地平面,即偏心帶狀線結(jié)構(gòu)。應保證帶狀線的結(jié)構(gòu)完整性須要求:
(1) 帶狀線兩邊的邊緣離上下地平面邊緣至少3W寬度,且在3W范圍內(nèi),不得有非接地的過孔。
(2) 禁止RF帶狀線跨上下層的地平面縫隙。
(3) 同層內(nèi)帶狀線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。 建議包地銅皮邊緣離帶狀線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示帶狀線上下介質(zhì)層總厚度。
(4) 如果帶狀線要傳輸大功率信號,為了避免50歐姆線寬過細,通常要將帶狀線區(qū)域的上下兩個參考平面的銅皮做挖空處理,挖空寬度為帶狀線的總介質(zhì)厚度的5倍以上,如果線寬仍然達不到要求,則再將上下相鄰的第二層參考面挖空。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 連接器
    +關(guān)注

    關(guān)注

    98

    文章

    14568

    瀏覽量

    136757
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    773

    瀏覽量

    84362
  • 射頻板
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    6673

原文標題:細數(shù)射頻板疊層結(jié)構(gòu)以及布線要求

文章出處:【微信號:gh_454737165c13,微信公眾號:Torex產(chǎn)品資訊】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    PCB四與雙層成本差異

    復雜度 :四的制作工藝相比雙層更加復雜。四需要進行多次蝕刻、壓合和鉆孔等工序,這些工序不僅增加了制造時間,也提高了生產(chǎn)成本。 3、
    的頭像 發(fā)表于 12-02 19:08 ?293次閱讀

    揭秘射頻PCB設(shè)計要求及激光焊錫的應用

    在當今電子技術(shù)飛速發(fā)展的時代,射頻 PCB 電路的設(shè)計與焊接技術(shù)愈發(fā)關(guān)鍵。射頻電路在通信、雷達等眾多領(lǐng)域發(fā)揮著不可替代的作用,其性能直接影響整個系統(tǒng)的表現(xiàn)。然而,射頻 PCB 電路
    的頭像 發(fā)表于 11-11 16:47 ?236次閱讀
    揭秘<b class='flag-5'>射頻</b>PCB設(shè)計<b class='flag-5'>要求</b>及激光焊錫的應用

    HDI的結(jié)構(gòu)設(shè)計

    在現(xiàn)代電子制造領(lǐng)域,高密度互連(HDI)技術(shù)已成為推動電子產(chǎn)品向更小型化、更高性能發(fā)展的關(guān)鍵因素。HDI技術(shù)的核心在于其獨特的構(gòu)設(shè)計,這不僅極大地提升了電路的空間利用率,還顯著增強了電氣性能和信號完整性。
    的頭像 發(fā)表于 10-28 14:18 ?409次閱讀
    HDI的<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結(jié)構(gòu)</b>設(shè)計

    如何根據(jù)貼片電感參數(shù)進行選型

    如何根據(jù)貼片電感參數(shù)進行選型 gujing 編輯:谷景電子 對于大部分電子設(shè)備來說,貼片電感的選擇是一個特別重要的部分,它直接影響到電路的性能和穩(wěn)定性。即使我們已經(jīng)在多篇文章中
    的頭像 發(fā)表于 10-18 19:14 ?220次閱讀

    高頻電路布線有什么要求

    高頻電路,以其高度集成化和密集布線的特質(zhì),對設(shè)計師提出了嚴峻挑戰(zhàn)。采用多層布局,不僅是應對這一挑戰(zhàn)的策略,更是優(yōu)化信號完整性、降低電磁干擾的智慧之舉。通過精心規(guī)劃印制的層數(shù)與尺寸,設(shè)計師能夠在
    的頭像 發(fā)表于 09-25 16:23 ?275次閱讀

    一文詳解九PCB結(jié)構(gòu)

    PCB電路是一種多層電路,具有復雜的結(jié)構(gòu)和高性能特點。今天捷多邦就與大家一起拆解九
    的頭像 發(fā)表于 07-26 14:49 ?699次閱讀

    一文讓你了解PCB六布局

    是電路設(shè)計中的重要環(huán)節(jié),這種結(jié)構(gòu)可以有效地減少信號串擾和電磁干擾,提高電路的性能,也直接影響到電路
    的頭像 發(fā)表于 07-23 11:36 ?1531次閱讀

    PCB多層為什么都是偶數(shù)?奇數(shù)不行嗎?

    因素: PCB設(shè)計為偶數(shù)的原因 1. 生產(chǎn)工藝: SMT貼片工廠通常使用雙面覆銅的核心板材,這意味著電路的導電平面通常保存在雙面覆銅的芯
    的頭像 發(fā)表于 07-03 09:36 ?585次閱讀

    ROGERS高頻阻抗設(shè)計要求有哪些?

    為何4 ROGERS高頻阻抗設(shè)計需要用到如下圖? 正常4在壓合的時候是使用2/3
    的頭像 發(fā)表于 05-24 18:33 ?1988次閱讀
    ROGERS高頻<b class='flag-5'>板</b>阻抗設(shè)計<b class='flag-5'>要求</b>有哪些?

    谷景揭秘貼片電感精度是不是越高越好

    個重要參數(shù)。那么,對于貼片電感來說,精度等級是不是越高越好呢?今天我們就來大致討論一下這個話題。 我們在做貼片電感選型的時候,都會考慮精度等級的
    的頭像 發(fā)表于 05-15 15:48 ?337次閱讀

    什么是PCB?PCB設(shè)計原則

    對于信號,通常每個信號都與內(nèi)電直接相鄰,與其他信號有有效的隔離,以減小串擾。在設(shè)計過程中,可以考慮多層參考地平面,以增強電磁吸收能力。
    的頭像 發(fā)表于 04-10 16:02 ?2505次閱讀
    什么是PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>?PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計原則

    鈣鈦礦電池:Topcon與HJT底電池性能對比研究

    異質(zhì)結(jié)電池結(jié)構(gòu)相比Topcon 電池本身更適合: 因為鈣礦電池與異質(zhì)結(jié)電池進行,異質(zhì)結(jié)電池表面本身就是 TCO,異質(zhì)結(jié)電池的產(chǎn)線無需
    發(fā)表于 03-27 10:42 ?1832次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池:Topcon與HJT底電池性能對比研究

    多層PCB的基本結(jié)構(gòu) 多層PCB提高電路布線密度的優(yōu)勢簡析

    多層PCB由多層導電材料(通常是銅箔)和絕緣材料(如FR4)交替堆疊而成。通過在這些之間鉆孔并填充導電材料,可以形成連接不同的導電路徑,即所謂的“過孔”(via)。這種設(shè)計使得電路可以在三維空間中布局,大大提高了
    的頭像 發(fā)表于 03-01 11:27 ?1407次閱讀

    PCB結(jié)構(gòu)與阻抗計算筆記分享

    1.PCB結(jié)構(gòu)與阻抗計算1.1.Core和PPPCB由Core和Prepreg(半固化片)組成。Core是覆銅板(通常是FR4—玻璃纖維&環(huán)氧基樹脂),Core的上下表面之間填充的是固態(tài)
    的頭像 發(fā)表于 01-25 17:15 ?1.3w次閱讀
    PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結(jié)構(gòu)</b>與阻抗計算筆記分享

    PCB設(shè)計優(yōu)化ESD性能設(shè)計

    良好的PCB設(shè)計能夠為高速信號回流提供完整的路徑,縮小信號環(huán)路面積,降低信號耦合靜電放電噪聲干擾的能力。良好的PCB設(shè)計可以降低參考地平面寄生電感,減小靜電放電時高頻電流流過地
    發(fā)表于 01-19 10:00 ?592次閱讀
    PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計優(yōu)化ESD性能設(shè)計