0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

未來半導(dǎo)體制造需要怎樣的EDA工具 機(jī)器學(xué)習(xí)為EDA帶來什么改變

電子設(shè)計(jì) ? 來源:半導(dǎo)體行業(yè)觀察 ? 作者:半導(dǎo)體行業(yè)觀察 ? 2021-02-06 11:12 ? 次閱讀

在20/22nm引入FinFET以后,先進(jìn)工藝變得越來越復(fù)雜。在接下來的發(fā)展中,實(shí)現(xiàn)“每兩年將晶體管數(shù)量增加一倍,性能也提升一倍”變得越來越困難。摩爾定律的發(fā)展遇到了瓶頸,先進(jìn)制程前進(jìn)的腳步開始放緩。

但是由于當(dāng)今先進(jìn)電子設(shè)備仍需求先進(jìn)工藝的支持,因此,還有一些晶圓廠還在致力于推動(dòng)先進(jìn)制程的繼續(xù)發(fā)展。這些晶圓廠與EDA企業(yè)之間的合作,推動(dòng)了先進(jìn)制程的進(jìn)步。從整體上看,當(dāng)先進(jìn)制程進(jìn)入到14nm/7nm時(shí)代后,EDA工具的引入可以縮短研發(fā)周期,尤其是針對(duì)后端設(shè)計(jì)制造工具的更新,EDA起到了至關(guān)重要的作用。

EDA能夠解決先進(jìn)制程的哪些難題?

對(duì)于半導(dǎo)體晶圓代工廠而言,制造是否成功取決于其控制設(shè)計(jì)制造工藝窗口的能力,即他們不僅要能夠最大限度地?cái)U(kuò)大工藝窗口,還要能夠在盡可能短的時(shí)間內(nèi)預(yù)防、發(fā)現(xiàn)、評(píng)估和修復(fù)熱點(diǎn)。EDA的出現(xiàn),有效地解決了這些在半導(dǎo)體制造過程中產(chǎn)生的難題。

7nm 以下技術(shù)給半導(dǎo)體制造帶來的挑戰(zhàn)

在眾多EDA工具中,Mentor所推出的Calibre平臺(tái),憑借著出色性能,高準(zhǔn)確性和可靠性,成為了IC物理驗(yàn)證和制造領(lǐng)域中的領(lǐng)導(dǎo)者,并被全球主流的晶圓廠廣泛采用。

機(jī)器學(xué)習(xí)功能為EDA帶來改變

當(dāng)先進(jìn)制程進(jìn)入到10nm以后,在保障良率和性能的情況下,率先推出相關(guān)產(chǎn)品,成為了搶占市場先機(jī)的不二法門。在這個(gè)過程當(dāng)中,EDA工具也成為了快速推動(dòng)產(chǎn)品面市的一個(gè)因素。

但是由于晶體管密度的增加,使得與之相關(guān)的計(jì)算量也增大了數(shù)倍,因此,設(shè)計(jì)人員和晶圓代工廠需要IC設(shè)計(jì)制造軟件在準(zhǔn)確性和速度方面進(jìn)行更大幅度的改進(jìn)。機(jī)器學(xué)習(xí)的出現(xiàn)讓這一難題有了解決方案。機(jī)器學(xué)習(xí)能夠分擔(dān)設(shè)計(jì)制造過程中耗時(shí)費(fèi)工的任務(wù),讓產(chǎn)品生產(chǎn)周期縮短、設(shè)計(jì)品質(zhì)提高。因此,將機(jī)器學(xué)習(xí)功能賦予EDA工具,也被業(yè)界視為是未來EDA的發(fā)展方向之一。

針對(duì)這一市場需求,Mentor推出了帶有機(jī)器學(xué)習(xí)功能的Calibre IC制造工具。目前,用于IC制造的Calibre工具和應(yīng)用程序已經(jīng)具有完全集成的機(jī)器學(xué)習(xí)基礎(chǔ)平臺(tái)。Calibre典型的機(jī)器學(xué)習(xí)系統(tǒng)包含一個(gè)訓(xùn)練模型,目的是通過創(chuàng)建一個(gè)準(zhǔn)確的模型,來正確解答IC制造過程中所出現(xiàn)的問題。完成訓(xùn)練后,需要對(duì)模型進(jìn)行評(píng)估并將其用于推理。所有這些都與Calibre核心架構(gòu)集成在一起,實(shí)現(xiàn)無縫協(xié)作。

Calibre架構(gòu)整合了機(jī)器學(xué)習(xí)的體系

Calibre平臺(tái)助推先進(jìn)節(jié)點(diǎn)的面市

通過具有機(jī)器學(xué)習(xí)功能的Calibre平臺(tái),可以對(duì)IC制造應(yīng)用進(jìn)行改進(jìn),包括工藝建模、光學(xué)鄰近效應(yīng)修正(OPC)和光刻友好性設(shè)計(jì)(LFD)三個(gè)方面。

具體來看,在工藝建模領(lǐng)域,Calibre可以通過機(jī)器學(xué)習(xí)提高準(zhǔn)確性。5nm及更小節(jié)點(diǎn)的建模準(zhǔn)確性要求比以往更加嚴(yán)格,將機(jī)器學(xué)習(xí)功能賦予EDA工具能夠在準(zhǔn)確度和速度方面上有所保障。Calibre的機(jī)器學(xué)習(xí)建模架構(gòu)旨在保留直接捕獲物理現(xiàn)象的信息通道,同時(shí)在復(fù)雜性、運(yùn)行時(shí)間和準(zhǔn)確性之間保持平衡。與基準(zhǔn)結(jié)果相比,Calibre機(jī)器學(xué)習(xí)模型在不對(duì)所測數(shù)據(jù)做任何更改的情況下,可以將模型的準(zhǔn)確性提高多達(dá)40%。

(與傳統(tǒng)工藝模型 (CM1) 相比,NNAM(神經(jīng)網(wǎng)絡(luò)輔助模型)提高了準(zhǔn)確性。)

OPC有助于解決光的局限性,以保持原始設(shè)計(jì)在經(jīng)過光刻后,其在硅晶圓上的蝕刻圖像的完整性。Calibre作為OPC工具市場的領(lǐng)導(dǎo)者,也正在將更多的功能賦予這類工具,以支持日漸縮小的工藝技術(shù)路線圖(最新發(fā)展已達(dá) 3 納米節(jié)點(diǎn))。這種新功能就是機(jī)器學(xué),該功能特別有助于縮短周轉(zhuǎn)時(shí)間 (交付生產(chǎn)所需的可制造掩膜需要花費(fèi)的時(shí)間,TAT)。據(jù)Mentor官方介紹顯示,采用了機(jī)器學(xué)習(xí)的Calibre OPC將運(yùn)行時(shí)間縮短了3倍。除此之外,機(jī)器學(xué)習(xí)OPC還有具有額外的好處,即可以通過被稱為“邊緣放置誤差 (EPE) ”的準(zhǔn)確性指標(biāo)來提高OPC的準(zhǔn)確性。

(機(jī)器學(xué)習(xí)縮短了 OPC 運(yùn)行時(shí)間并提高了準(zhǔn)確性)

在10nm及更小節(jié)點(diǎn)上,蝕刻工藝對(duì)精確控制關(guān)鍵尺寸(CD)的影響變得非常重要。蝕刻工藝非常復(fù)雜,因此OPC使用了更近似的經(jīng)驗(yàn)蝕刻模型。Calibre實(shí)現(xiàn)了一種適用于刻蝕模型的機(jī)器學(xué)習(xí)的新方法,經(jīng)證明,可在準(zhǔn)確性和可預(yù)測性方面實(shí)現(xiàn)2-4倍的改進(jìn)。

(使用機(jī)器學(xué)習(xí)的蝕刻建模提高了準(zhǔn)確性和可預(yù)測性)

除此以外,10nm以下的光刻熱點(diǎn)檢測運(yùn)行時(shí)間也在持續(xù)增加,設(shè)計(jì)人員必須采用新的可制造性設(shè)計(jì)DFM)技術(shù)來加速高級(jí)驗(yàn)證過程??s短運(yùn)行時(shí)間的方法之一是減少用于仿真的數(shù)據(jù)量。為滿足這一市場需求,Calibre開發(fā)了一種使用機(jī)器學(xué)習(xí)的快速、準(zhǔn)確的光刻熱點(diǎn)檢測方法。這種方法即機(jī)器學(xué)習(xí)LFD流程,也是一種“快速 LFD”流程,其中仿真區(qū)域的選擇是以經(jīng)訓(xùn)練的機(jī)器學(xué)習(xí)模型預(yù)測的位置為依據(jù)。利用此流程,Calibre用戶可體驗(yàn)到10倍的計(jì)算速度提升。

(機(jī)器學(xué)習(xí)縮短了 OPC 運(yùn)行時(shí)間并提高了準(zhǔn)確性)

通過以上的結(jié)果表明,將機(jī)器學(xué)習(xí)功能賦予EDA可以提升半導(dǎo)體制造的智能化水平和速度。同時(shí),根據(jù)美國國防高級(jí)研究計(jì)劃局(DARPA)的電子資產(chǎn)智能設(shè)計(jì)(IDEA)項(xiàng)目來看,其所要推動(dòng)的正是EDA工具的發(fā)展,在這個(gè)過程中,機(jī)器學(xué)習(xí)功能將發(fā)揮重要的作用。由此來看,具有機(jī)器學(xué)習(xí)功能的EDA將會(huì)成為未來半導(dǎo)體制造中的重要組成部分,Mentor作為其中的一份子,通過了解他所提供的新工具,或許能讓我們洞悉未來半導(dǎo)體制造需要怎樣的EDA工具
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    5125

    瀏覽量

    129183
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2894

    瀏覽量

    176508
  • FinFET
    +關(guān)注

    關(guān)注

    12

    文章

    256

    瀏覽量

    90951
收藏 0人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    產(chǎn)學(xué)研融合!思爾芯數(shù)字EDA工具走進(jìn)北航課堂

    5月22日,國內(nèi)首家數(shù)字EDA供應(yīng)商思爾芯(S2C)走進(jìn)北京航空航天大學(xué),集成電路相關(guān)專業(yè)學(xué)子帶來《數(shù)字IC軟件仿真概論》專題培訓(xùn)。此次活動(dòng)通過技術(shù)講解、工具演示相結(jié)合的形式,全方位
    的頭像 發(fā)表于 05-26 09:45 ?335次閱讀
    產(chǎn)學(xué)研融合!思爾芯數(shù)字<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>走進(jìn)北航課堂

    半導(dǎo)體制造AI大腦:從CIM1.0到CIM 3.0的中國式躍遷

    (文章轉(zhuǎn)載自半導(dǎo)體行業(yè)觀察) 編者按:在半導(dǎo)體制造智能化轉(zhuǎn)型中,通用大模型如何跨越行業(yè)的巨大鴻溝?傳統(tǒng)CIM系統(tǒng)如何突破數(shù)據(jù)孤島與“靠人串接”的多重桎梏?未來CIM系統(tǒng)的發(fā)展將以怎樣
    的頭像 發(fā)表于 04-17 09:36 ?310次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b>AI大腦:從CIM1.0到CIM 3.0的中國式躍遷

    最全最詳盡的半導(dǎo)體制造技術(shù)資料,涵蓋晶圓工藝到后端封測

    ——薄膜制作(Layer)、圖形光刻(Pattern)、刻蝕和摻雜,再到測試封裝,一目了然。 全書共分20章,根據(jù)應(yīng)用于半導(dǎo)體制造的主要技術(shù)分類來安排章節(jié),包括與半導(dǎo)體制造相關(guān)的基礎(chǔ)技術(shù)信息;總體流程圖
    發(fā)表于 04-15 13:52

    西門子EDA工具如何助力行業(yè)克服技術(shù)挑戰(zhàn)

    西門子EDA工具以其先進(jìn)的技術(shù)和解決方案,在全球半導(dǎo)體設(shè)計(jì)領(lǐng)域扮演著舉足輕重的角色。本文將從汽車IC、3D IC和EDA AI三個(gè)方向,深入探討西門子
    的頭像 發(fā)表于 03-20 11:36 ?1355次閱讀

    EDA2俠客島難題挑戰(zhàn)·2025已正式開啟

    的一般方法復(fù)雜度高、耗時(shí)長,極大地限制了仿真工具的性能。水平集方法具有良好的精確度、穩(wěn)定性和計(jì)算效率,可以較為有效地解決半導(dǎo)體工藝仿真中如沉積、刻蝕等形狀優(yōu)化和拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)中的復(fù)雜問題,半導(dǎo)
    發(fā)表于 03-05 21:30

    芯和半導(dǎo)體將參加重慶半導(dǎo)體制造與先進(jìn)封測產(chǎn)業(yè)發(fā)展論壇

    芯和半導(dǎo)體科技(上海)股份有限公司(以下簡稱“芯和半導(dǎo)體”)將于3月13日參加在重慶舉辦的重慶半導(dǎo)體制造與先進(jìn)封測產(chǎn)業(yè)發(fā)展論壇。作為國內(nèi)Chiplet先進(jìn)封裝EDA的代表,芯和
    的頭像 發(fā)表于 03-05 15:01 ?565次閱讀

    STCO發(fā)展促使EDA工具考慮更多系統(tǒng)級(jí)因素

    芯和半導(dǎo)體創(chuàng)始人、總裁代文亮博士近日接受《大半導(dǎo)體產(chǎn)業(yè)網(wǎng)》專訪,探討在AI時(shí)代EDA的發(fā)展機(jī)遇,以下是專訪主要內(nèi)容。 中國的優(yōu)勢在于龐大的市場和人力資源,同時(shí)應(yīng)用場景足夠多樣。 AI和HPC正
    的頭像 發(fā)表于 01-17 09:50 ?402次閱讀

    半導(dǎo)體制造行業(yè)MES系統(tǒng)解決方案

    半導(dǎo)體制造行業(yè)MES系統(tǒng)解決方案在提高生產(chǎn)效率、降低成本、提升產(chǎn)品質(zhì)量和增強(qiáng)生產(chǎn)靈活性等方面具有顯著優(yōu)勢。然而,在實(shí)施過程中也需要克服一系列挑戰(zhàn)。隨著科技的不斷進(jìn)步和市場需求的不斷變化,MES系統(tǒng)將在半導(dǎo)體制造中發(fā)揮更加廣泛和深
    的頭像 發(fā)表于 12-10 11:56 ?762次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b>行業(yè)MES系統(tǒng)解決方案

    ESD靜電對(duì)半導(dǎo)體制造的影響

    影響。 ESD的基本原理 ESD是由于兩個(gè)物體之間的電荷差異而產(chǎn)生的電荷轉(zhuǎn)移。在半導(dǎo)體制造過程中,這種電荷轉(zhuǎn)移可能發(fā)生在人體、設(shè)備、工具或材料之間。當(dāng)電荷積累到一定程度時(shí),就可能發(fā)生ESD事件,導(dǎo)致電流脈沖通過半導(dǎo)體器件,從而造
    的頭像 發(fā)表于 11-20 09:42 ?1478次閱讀

    eda機(jī)器學(xué)習(xí)中的應(yīng)用

    機(jī)器學(xué)習(xí)項(xiàng)目中,數(shù)據(jù)預(yù)處理和理解是成功構(gòu)建模型的關(guān)鍵。探索性數(shù)據(jù)分析(EDA)是這一過程中不可或缺的一部分。 1. 數(shù)據(jù)清洗 數(shù)據(jù)清洗 是機(jī)器學(xué)習(xí)
    的頭像 發(fā)表于 11-13 10:42 ?785次閱讀

    如何提升EDA設(shè)計(jì)效率

    EDA設(shè)計(jì)效率的有效方法: 一、選擇合適的EDA工具 根據(jù)需求選擇工具 :不同的EDA工具適用于
    的頭像 發(fā)表于 11-08 14:23 ?940次閱讀

    可驗(yàn)證AI開啟EDA新時(shí)代,引領(lǐng)半導(dǎo)體產(chǎn)業(yè)變革

    半導(dǎo)體產(chǎn)業(yè)帶來顛覆性的變革。 半導(dǎo)體驅(qū)動(dòng)的產(chǎn)品和系統(tǒng)需求在急劇增長,與此同時(shí),業(yè)界始終在追求更小型、更高效、更快速的技術(shù),這些都促使IC工藝與封裝技術(shù)加速革新,芯片設(shè)計(jì)復(fù)雜度呈指數(shù)級(jí)增長,進(jìn)而對(duì)傳統(tǒng)的設(shè)計(jì)方法和
    的頭像 發(fā)表于 10-17 13:20 ?554次閱讀
    可驗(yàn)證AI開啟<b class='flag-5'>EDA</b>新時(shí)代,引領(lǐng)<b class='flag-5'>半導(dǎo)體</b>產(chǎn)業(yè)變革

    半導(dǎo)體制造過程解析

    在這篇文章中,我們將學(xué)習(xí)基本的半導(dǎo)體制造過程。為了將晶圓轉(zhuǎn)化為半導(dǎo)體芯片,它需要經(jīng)歷一系列復(fù)雜的制造過程,包括氧化、光刻、刻蝕、沉積、離子注
    的頭像 發(fā)表于 10-16 14:52 ?1742次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b>過程解析

    半導(dǎo)體制造設(shè)備對(duì)機(jī)床的苛刻要求與未來展望

    在科技日新月異的今天,半導(dǎo)體產(chǎn)業(yè)作為現(xiàn)代電子工業(yè)的基礎(chǔ),其重要性不言而喻。隨著5G、人工智能、物聯(lián)網(wǎng)等前沿技術(shù)的快速發(fā)展,全球?qū)Ω咝阅苄酒男枨蠹眲∩仙?,這直接推動(dòng)了半導(dǎo)體制造設(shè)備市場的繁榮。而
    的頭像 發(fā)表于 09-12 13:57 ?1233次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b>設(shè)備對(duì)機(jī)床的苛刻要求與<b class='flag-5'>未來</b>展望

    全球半導(dǎo)體制造業(yè)邁向新高:SEMI預(yù)測未來兩年產(chǎn)能大幅提升

    在數(shù)字化浪潮的推動(dòng)下,全球半導(dǎo)體制造業(yè)正迎來前所未有的發(fā)展機(jī)遇。根據(jù)SEMI(國際半導(dǎo)體產(chǎn)業(yè)協(xié)會(huì))最新發(fā)布的《世界晶圓廠預(yù)測》季度報(bào)告,為了滿足芯片需求持續(xù)增長的需求,全球半導(dǎo)體制造業(yè)的產(chǎn)能預(yù)計(jì)將在
    的頭像 發(fā)表于 06-20 11:09 ?1088次閱讀

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品