使用Vivado Simulator運(yùn)行功能和時(shí)序仿真案例

Vivado Simulator基本操作
Vivado Simulator是一款硬件描述語(yǔ)言事件驅(qū)動(dòng)的仿真器，支持功能仿真和時(shí)序仿真，支持VHDL、Verilog、SystemVerilog和混合語(yǔ)言仿真。點(diǎn)擊運(yùn)行仿真后，工具欄中顯示了控制仿真過(guò)程的常用功能按鈕：

這些控制功能依次是：

• Restart：從0時(shí)刻開(kāi)始重新運(yùn)行仿真；
• Run All：運(yùn)行仿真一直到處理完所有event或遇到指令指示停止仿真 ；
• Run For：按照設(shè)定的時(shí)間運(yùn)行仿真，每點(diǎn)擊一次都運(yùn)行指定時(shí)長(zhǎng)；
• Step：運(yùn)行仿真直到下一個(gè)HDL狀態(tài)；
• Break：暫停仿真運(yùn)行；
• Relaunch Simulation：重新編譯仿真源文件且restart仿真，當(dāng)修改了源代碼并且保存了文件后，只需要Relaunch即可，而不必關(guān)閉仿真再重新打開(kāi)運(yùn)行。

Scope窗口

Vivado Simulator中將HDL設(shè)計(jì)中的一個(gè)層次劃分稱作一個(gè)scope，比如實(shí)例化一個(gè)設(shè)計(jì)單元便創(chuàng)建了一個(gè)scope。在Scope窗口中可以看到設(shè)計(jì)結(jié)構(gòu)，選中一個(gè)scope后，該scope中所有的HDL對(duì)象都會(huì)顯示在Object窗口中?？梢赃x擇將Object窗口中的對(duì)象添加到波形窗口中，這樣便可以觀察到設(shè)計(jì)中的內(nèi)部信號(hào)。

Scope窗口中可以在Settings中設(shè)置顯示哪種類型的scope，但注意當(dāng)某一scope被關(guān)閉顯示后，其內(nèi)部的所有對(duì)象（不論什么類型）都會(huì)被隱藏。對(duì)某一scope右鍵，彈出菜單如下：

• Add to Wave Window：將所有狀態(tài)為可見(jiàn)的HDL對(duì)象添加到波形窗口，值從添加到仿真波形的時(shí)刻開(kāi)始顯示，想要顯示插入之前的值，必須restart（注意不是relaunch，否則會(huì)耗費(fèi)更多的時(shí)間）；
• Go to Source Code：打開(kāi)定義選中scope的源代碼；
• Go to Instantiation Source Code：打開(kāi)實(shí)例化選中實(shí)例的源代碼（對(duì)于Verilog而言是module，對(duì)于VHDL而言是entity）
• Log to Wave Database：可以選中記錄當(dāng)前scope的對(duì)象，或者記錄當(dāng)前scope的對(duì)象與所有下級(jí)的scope。相關(guān)數(shù)據(jù)會(huì)存儲(chǔ)在project_name.sim/sim_1/behav目錄下的wdb文件中。

Objects窗口
該窗口中顯示了當(dāng)前選中的scope所包含的HDL對(duì)象，不同類型或端口的對(duì)象顯示為不同的圖標(biāo)，在Settings中可以設(shè)置顯示的類型：

Object的右鍵菜單中有一些新的設(shè)置功能：

• Show in Wave Window：在波形窗口中高亮選定的對(duì)象；
• Radix：設(shè)置Objects窗口中選定對(duì)象的值的顯示數(shù)字格式，包括默認(rèn)、2進(jìn)制（Binary）、16進(jìn)制（Hexadecimal）、8進(jìn)制（Octal）、ASCII碼、無(wú)符號(hào)10進(jìn)制（Unsigned Decimal）、帶符號(hào)10進(jìn)制（Signed Decimal）和符號(hào)量值（Signed Magnitude）。注意此處設(shè)置不會(huì)影響到波形窗口中的顯示方式；
• Defult Radix：設(shè)置Radix中Default所表示的值；
• Show as Enumeration：顯示SystemVerilog枚舉信號(hào)的值，不選中時(shí)，枚舉對(duì)象的值按radix的設(shè)置方式顯示；
• Force Constant：將選中對(duì)象的值強(qiáng)行定義為一個(gè)常量；
• Force Clock：將選中對(duì)象強(qiáng)行設(shè)定為一個(gè)來(lái)回振蕩的值（像時(shí)鐘一樣）；
• Remove Force：移除選定對(duì)象的所有Force設(shè)置。

Wave窗口
當(dāng)運(yùn)行仿真后，會(huì)自動(dòng)打開(kāi)一個(gè)波形窗口，默認(rèn)顯示仿真頂層模塊中的HDL對(duì)象的波形配置。如果關(guān)閉了波形窗口，可以點(diǎn)擊Window->Waveform重新打開(kāi)。

窗口中的HDL對(duì)象和分組情況稱作一個(gè)波形配置，可以將當(dāng)前配置保存為wcfg文件，下次運(yùn)行仿真時(shí)就不需要重新添加仿真對(duì)象或分組。窗口中還有游標(biāo)、記號(hào)、時(shí)間尺等功能幫助設(shè)計(jì)者測(cè)量時(shí)間。右鍵菜單中有一些新的設(shè)置功能：

• Show in Wave Window：在Object窗口中高亮選定的對(duì)象；
• Find/Find Value：前者是搜尋某一對(duì)象，后者是搜索對(duì)象中的某一值；
• Ungroup：拆分group或虛擬總線（virtual bus）；
• Rename/Name：前者設(shè)置用戶自定義的對(duì)象顯示名稱，后者選中名稱的顯示方式：long（顯示所處層次結(jié)構(gòu)）、short（僅顯示信號(hào)名稱）、custom（Rename設(shè)置的名稱）；
• Waveform Style：設(shè)置波形顯示為數(shù)字方式或模擬方式；
• Signal Color：設(shè)置波形的顯示顏色；
• Divider Color：設(shè)置隔離帶的顏色；
• Reverse Bit Order：將選定對(duì)象的數(shù)值bit顯示順序反轉(zhuǎn)；
• New Virtual Bus：將選定對(duì)象的bit組合為一個(gè)新的邏輯向量；
• New Group：將選定對(duì)象添加到一個(gè)group中，可以像文件夾一樣排列；
• New Divider：在波形窗口中添加一個(gè)隔離帶，將信號(hào)分開(kāi)，便于觀察。

Vivado Simulator會(huì)將配置（用戶接口控制和Tcl命令）保存到仿真運(yùn)行目錄的xsimSettings.ini文件中，下此打開(kāi)仿真時(shí)就會(huì)自動(dòng)恢復(fù)相關(guān)設(shè)置。使用此功能時(shí)在Simulation Settings中關(guān)閉clean up simulation files，以防止重新運(yùn)行仿真時(shí)配置文件被刪除。如果想要恢復(fù)默認(rèn)設(shè)置，則開(kāi)啟clean up simulation files，或直接刪除xsimSettings.ini文件即可。

本文只對(duì)Wave窗口做了簡(jiǎn)單介紹，本系列第20篇對(duì)其中的具體術(shù)語(yǔ)和功能使用做了詳細(xì)描述。

運(yùn)行功能和時(shí)序仿真

工程創(chuàng)建好后，便可運(yùn)行行為級(jí)仿真（behavioral simulation），在成功地綜合和實(shí)現(xiàn)之后，可以運(yùn)行功能仿真（functional simulation）和時(shí)序仿真（timing simulation）。在Flow Navigator中點(diǎn)擊Run Simulation，彈出菜單中選擇需要運(yùn)行的仿真：

• 綜合后功能仿真：綜合后，通用的邏輯轉(zhuǎn)換為器件相關(guān)的原語(yǔ)，綜合后功能仿真可以確保綜合優(yōu)化不會(huì)影響到設(shè)計(jì)的功能性。運(yùn)行時(shí)，會(huì)生成一個(gè)功能網(wǎng)表，并使用UNISIM庫(kù)。
• 實(shí)現(xiàn)后功能仿真：實(shí)現(xiàn)后，設(shè)計(jì)已經(jīng)在硬件中完成布局和布線工作，實(shí)現(xiàn)后功能仿真可以確保物理優(yōu)化不會(huì)影響到設(shè)計(jì)的功能性。運(yùn)行時(shí)，會(huì)生成一個(gè)功能網(wǎng)表，并使用UNISIM庫(kù)。
• 綜合后時(shí)序仿真：該仿真使用器件模型中估算的時(shí)間延遲，并且不包括內(nèi)部連線延遲。通用的邏輯轉(zhuǎn)換為器件相關(guān)的原語(yǔ)后，可以使用估算的布線和組件間延遲。使用此仿真可以在實(shí)現(xiàn)之前查看潛在的時(shí)序嚴(yán)苛路徑。
• 實(shí)現(xiàn)后時(shí)序仿真：該仿真使用真實(shí)的時(shí)間延遲。使用該仿真來(lái)檢查設(shè)計(jì)功能是否能工作在設(shè)定的速度上，可以檢測(cè)出設(shè)計(jì)中未約束的路徑、異步路徑時(shí)序錯(cuò)誤（比如異步復(fù)位）。

添加仿真啟動(dòng)腳本文件

設(shè)計(jì)者可以創(chuàng)建一個(gè)批處理文件，添加到工程中，其中的命令將在仿真開(kāi)始后運(yùn)行，常用的流程步驟如下所示：
1. 創(chuàng)建一個(gè)包含仿真命令的Tcl腳本，比如如果想仿真運(yùn)行到5μs，添加“run 5us”命令；如果想監(jiān)測(cè)設(shè)計(jì)內(nèi)部信號(hào)，將其添加到波形窗口中，添加“add_wave/top/I1/signalName”命令；
2. 將腳本文件命名為post.tcl并保存；
3. 將post.tcl文件以仿真源文件的形式添加到工程中，會(huì)顯示在Sources窗口的Simulation文件夾下；
4. 在仿真工具欄中點(diǎn)擊“Relaunch”重新編譯運(yùn)行仿真，Vivado會(huì)自動(dòng)讀取并執(zhí)行文件中的命令。

編輯：hfy