0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CMOS的閂鎖效應(yīng):Latch up的原理分析

電子設(shè)計 ? 來源:硬件助手 ? 作者:硬件助手 ? 2020-12-23 16:06 ? 次閱讀

本篇主要針對CMOS電平,詳細介紹一下CMOS的閂鎖效應(yīng)。

1、Latch up

閂鎖效應(yīng)是指CMOS電路中固有的寄生可控硅結(jié)構(gòu)(雙極晶體管)被觸發(fā)導(dǎo)通,在電源和地之間存在一個低阻抗大電流通路,導(dǎo)致電路無法正常工作,甚至燒毀電路。

Latch up是指CMOS晶片中,在電源VDD和地線GND(VSS)之間由于寄生的PNP和NPN雙極性BJT相互影響而產(chǎn)生的一低阻抗通路,它的存在會使VDD和GND之間產(chǎn)生大電流;

隨著IC制造工藝的發(fā)展,封裝密度和集成度越來越高,產(chǎn)生Latch up的可能性會越來越大;

Latch up產(chǎn)生的過度電流量可能會使芯片產(chǎn)生永久性的破壞,Latch up的防范是IC Layout的最重要措施之一;

Latch up最易產(chǎn)生在易受外部干擾的I/O電路處,也偶爾發(fā)生在內(nèi)部電路。

2、Latch up的原理分析

pIYBAF9uHb6Ab2QTAAEWM0NXuRk274.png

Q1為垂直式PNP BJT,基極(base)是nwell,基極到集電極的增益可達數(shù)百倍;Q2是側(cè)面式的NPN BJT,基極為P substrate,到集電極的增益可達數(shù)十倍;Rwell是nwell的寄生電阻Rsub是substrate電阻。

以上四元件構(gòu)成可控硅(SCR)電路,當(dāng)無外界干擾引起觸發(fā)時,兩個BJT(可控硅結(jié)構(gòu))處于截止狀態(tài),集電極電流由C-B的反向漏電流構(gòu)成,電流增益非常小,此時Latch up不會產(chǎn)生。當(dāng)其中一個BJT的集電極電流受外部干擾突然增加到一定值時,會反饋至另一個BJT,從而使兩個BJT因觸發(fā)而同時導(dǎo)通,VDD至GND間形成低阻抗通路,Latch up由此而產(chǎn)生。

3、Latch up的產(chǎn)生原因

實際電路中Latch up產(chǎn)生的原因主要有一下幾種:

芯片一開始工作時VDD變化導(dǎo)致nwell和P substrate間寄生電容中產(chǎn)生足夠的電流,當(dāng)VDD變化率大到一定程度,將會引起Latch up(VDD上電太快導(dǎo)致閂鎖);

當(dāng)I/O的信號變化超出VDD-GND(VSS)的范圍時,有大電流在芯片中產(chǎn)生,也會導(dǎo)致SCR的觸發(fā)(信號過壓導(dǎo)致閂鎖);

ESD靜電加壓,可能會從保護電路中引入少量帶電載流子到nwell或substrate中,也會引起SCR的觸發(fā)(ESD導(dǎo)致閂鎖,VDD過壓);

當(dāng)很多的驅(qū)動器同時動作,負載過大使VDD和GND突然變化,也有可能打開SCR的一個BJT;

nwell側(cè)面漏電流過大。

4、Latch up的防護措施

針對上述產(chǎn)生原因,Latch up的防護方法主要有以下幾個方面入手:

在基體(substrate)上改變金屬的摻雜,降低BJT的增益;

避免source和drain的正向偏壓;

增加一個輕摻雜的layer在重摻雜的基體上,阻止側(cè)面電流從垂直BJT到低阻基體上的通路;

使用Guard ring:P+ ring環(huán)繞NMOS并接GND;N+ ring環(huán)繞PMOS并接VDD,一方面可以降低Rwell和Rsub的阻值,另一方面可阻止載流子到達BJT的基極。如果可能,可再增加兩圈ring;

Substrate contact和well contact應(yīng)盡量靠近source,以降低Rwell和Rsub的阻值;使NMOS盡量靠近GND,PMOS盡量靠近VDD,保持足夠的距離在PMOS和NMOS之間以降低引發(fā)SCR的可能;

除在I/O處需采取防Latch up的措施外,凡接I/O的內(nèi)部MOS也應(yīng)接guard ring;

I/O處盡量不使用PMOS(nwell)。

CMOS電路由于輸入太大的電流,內(nèi)部的電流急劇增大,除非切斷電源,電流一直在增大這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時,CMOS的內(nèi)部電流能達到40mA以上,很容易燒毀芯片。

針對CMOS的閂鎖效應(yīng),板級設(shè)計可以從以下幾個方面采取相應(yīng)的防御措施:

在輸入端和輸出端加鉗位電路,使輸入和輸出不超過規(guī)定電壓,二極管通常選用導(dǎo)通壓降較低的鍺二極管或肖特基勢壘二極管;

芯片的電源輸入端加去耦電路,防止VDD端出現(xiàn)瞬間的高壓

在VDD和外電源之間加限流電阻,即使有大的電流也不讓它進去,但這種方法降低了電源的利用率,在電流消耗較小的情況下使用;

上電時序:當(dāng)系統(tǒng)由幾個電源分別供電時,開關(guān)要按下列順序:開啟時,先開啟COMS電路的電源,再開啟輸入信號和負載的電源;關(guān)閉時,先關(guān)閉輸入信號和負載的電源,再關(guān)閉COMS電路的電源。

o4YBAF9uHb-ADVWBAAB05ZYCxss563.png

5、guard ring

guard ring是為了防止閂鎖效應(yīng),隔離噪聲,提供襯底連接的作用。保護環(huán)分為兩種:多數(shù)載流子保護環(huán)和少數(shù)載流子保護環(huán)。guard ring分為兩種:double guard ring和dual guard ring,把兩個P型環(huán)接GND的稱作double guard ring,把通常的P型和N型的稱作dual guard ring。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • CMOS
    +關(guān)注

    關(guān)注

    58

    文章

    5844

    瀏覽量

    237033
  • VDD
    VDD
    +關(guān)注

    關(guān)注

    1

    文章

    315

    瀏覽量

    34307
  • GND
    GND
    +關(guān)注

    關(guān)注

    2

    文章

    540

    瀏覽量

    39136
收藏 人收藏
  • 18336704511
  • 睿哲斯坦1

評論

相關(guān)推薦

淺談IGBT的閂鎖效應(yīng)

閂鎖(Lanch-up)效應(yīng),一般我們也可以稱之為擎住效應(yīng),是由于IGBT超安全工作區(qū)域而導(dǎo)致的電流不可控現(xiàn)象,當(dāng)然,閂鎖效應(yīng)更多的是決定于IGBT芯片本身的構(gòu)造。實際工作中我們可能很
發(fā)表于 04-06 17:32 ?2873次閱讀
淺談IGBT的<b class='flag-5'>閂鎖效應(yīng)</b>

閂鎖效應(yīng)Latch-up)原理及其抑制方法解析

閂鎖效應(yīng):實際上是由于CMOS電路中基極和集電極相互連接的兩個BJT管子(下圖中,側(cè)面式NPN和垂直式PNP)的回路放大作用形成的
的頭像 發(fā)表于 12-01 14:10 ?2w次閱讀
<b class='flag-5'>閂鎖效應(yīng)</b>(<b class='flag-5'>Latch-up</b>)原理及其抑制方法解析

芯片設(shè)計都不可避免的考慮要素—閂鎖效應(yīng)latch up

閂鎖效應(yīng),latch up,是個非常重要的問題?,F(xiàn)在的芯片設(shè)計都不可避免的要考慮它。我今天就簡單地梳理一下LUP的一些問題。
的頭像 發(fā)表于 12-01 17:11 ?4054次閱讀
芯片設(shè)計都不可避免的考慮要素—<b class='flag-5'>閂鎖效應(yīng)</b><b class='flag-5'>latch</b> <b class='flag-5'>up</b>

閂鎖效應(yīng)的工作原理

LU是 Latch Up的簡寫,即閂鎖效應(yīng),也叫可控硅效應(yīng),表征芯片被觸發(fā)低阻抗通路后、電源VDD到GND之間能承受的最大電流。非車規(guī)芯片的規(guī)格書中通常都不會提供這個參數(shù),而車規(guī)芯片的
的頭像 發(fā)表于 03-24 17:02 ?372次閱讀
<b class='flag-5'>閂鎖效應(yīng)</b>的工作原理

Latch UP

本帖最后由 不認識曹操 于 2011-12-16 17:07 編輯 [post][/post]Latch up 是指cmos晶片中, 在電源power VDD和地線GND(VSS)之間由于寄生
發(fā)表于 12-16 16:37

什么是閂鎖效應(yīng)

。閂鎖效應(yīng)在早期的CMOS工藝中很重要。不過,現(xiàn)在已經(jīng)不再是個問題了。在近些年,工藝的改進和設(shè)計的優(yōu)化已經(jīng)消除了閂鎖的危險。Latch up 的定義
發(fā)表于 08-01 11:04

如何解決CMOS電路中的閂鎖效應(yīng)在現(xiàn)實生活中有什么具體的...

如何解決CMOS電路中的閂鎖效應(yīng)在現(xiàn)實生活中有什么具體的事例應(yīng)用沒有?
發(fā)表于 05-29 17:28

失效分析和熱點測試

缺陷(Gate oxide defects)、靜電放電破壞(ESD Failure)、閂鎖效應(yīng)(Latch Up)、漏電(Leakage)、接面漏電(Junction Leakage) 、順向偏壓
發(fā)表于 08-22 09:20

寄生電路的效應(yīng)Latch-Up(鎖定)

Latch-Up(鎖定)是CMOS存在一種寄生電路的效應(yīng),它會導(dǎo)致VDD和VSS短路,使得晶片損毀,或者至少系統(tǒng)因電源關(guān)閉而停擺。這種效應(yīng)是早期CM
發(fā)表于 08-23 06:06

什么是閂鎖效應(yīng)閂鎖效應(yīng)的觸發(fā)方式有哪幾種?

什么是閂鎖效應(yīng)?閂鎖效應(yīng)是如何產(chǎn)生的?閂鎖效應(yīng)的觸發(fā)方式有哪幾種?
發(fā)表于 06-17 08:10

CMOS閂鎖效應(yīng)

閂鎖效應(yīng)是指CMOS器件所固有的寄生雙極晶體管被觸發(fā)導(dǎo)通,在電源和地之間存在一個低阻通路,大電流,導(dǎo)致電路無法正常工作,
發(fā)表于 09-26 17:04 ?84次下載

Latch-Up White Paper

This document describes and discusses the topic of CMOS Latch-Up ranging from theory to testing
發(fā)表于 10-26 11:38 ?0次下載
<b class='flag-5'>Latch-Up</b> White Paper

CMOS電平的介紹和CMOS閂鎖效應(yīng)詳細概述

閂鎖效應(yīng)是指CMOS電路中固有的寄生可控硅結(jié)構(gòu)(雙極晶體管)被觸發(fā)導(dǎo)通,在電源和地之間存在一個低阻抗大電流通路,導(dǎo)致電路無法正常工作,甚至燒毀電路。
發(fā)表于 01-06 17:40 ?11次下載
<b class='flag-5'>CMOS</b>電平的介紹和<b class='flag-5'>CMOS</b>的<b class='flag-5'>閂鎖效應(yīng)</b>詳細概述

避免電路中閂鎖效應(yīng)的3個實用方法!

閂鎖效應(yīng) (Latch Up) 是在器件的電源引腳和地之間產(chǎn)生低阻抗路徑的條件。這種情況將由觸發(fā)事件(電流注入或過電壓)引起,但一旦觸發(fā),即使觸發(fā)條件不再存在,低阻抗路徑仍然存在。這種低阻抗路徑可能會由于過大的電流水平而導(dǎo)致系統(tǒng)
發(fā)表于 02-10 11:17 ?4次下載
避免電路中<b class='flag-5'>閂鎖效應(yīng)</b>的3個實用方法!

芯片失效機理之閂鎖效應(yīng)

?閂鎖效應(yīng)Latch-up)是?CMOS工藝中一種寄生效應(yīng),通常發(fā)生在CMOS電路中,當(dāng)輸入電流過大時,內(nèi)部電流急劇增加,可能導(dǎo)致電路失效
的頭像 發(fā)表于 12-27 10:11 ?1807次閱讀
芯片失效機理之<b class='flag-5'>閂鎖效應(yīng)</b>

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會員交流學(xué)習(xí)
  • 獲取您個性化的科技前沿技術(shù)信息
  • 參加活動獲取豐厚的禮品