LVDS、CML、LVPECL不同邏輯電平之間的互連（二）

本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。

下面詳細(xì)介紹第二部分：不同邏輯電平之間的互連。

1、LVPECL的互連

1.1、LVPECL到CML的連接

一般情況下，兩種不同直流電平的信號(hào)（即輸出信號(hào)的直流電平與輸入需求的直流電平相差比較大），比較提倡使用AC耦合，這樣輸出的直流電平與輸入的直流電平獨(dú)立。

1.1.1、直流匹配
在LVPECL到CML的直流耦合連接方式中需要一個(gè)電平轉(zhuǎn)換網(wǎng)絡(luò)。該電平轉(zhuǎn)換網(wǎng)絡(luò)的作用是匹配LVPECL的輸出與CML的輸入共模電壓。一般要求該電平轉(zhuǎn)換網(wǎng)絡(luò)引入的損耗要小，以保證LVPECL的輸出經(jīng)過衰減后仍能滿足CML輸入靈敏度的要求；另外還要求從LVPECL端看到的負(fù)載阻抗近似為50Ω。

直流耦合

如果要連接LVPECL到CML，需要增加如上圖所示的電阻網(wǎng)絡(luò)來進(jìn)行電平轉(zhuǎn)換，從而同時(shí)滿足LVPECL的輸出和CML的輸入要求。下一步計(jì)算同時(shí)滿足LVPECL的輸出和CML的輸入要求的R1、R2和R3的數(shù)值。

1.1.2、交流匹配
在LVPECL的兩個(gè)輸出端各加一個(gè)到地的偏置電阻，電阻值選取范圍可以從142Ω到200Ω。如果LVPECL的輸出信號(hào)擺幅大于CML的接收范圍，可以在信號(hào)通道上串一個(gè)25Ω的電阻，這時(shí)CML輸入端的電壓擺幅變?yōu)樵瓉淼?.67倍。（LVPECL輸出擺幅600-1000mV，CML輸入擺幅400-1000mV）

如果LVPECL輸出800mV>CML輸入400mV，需要用額外的電阻降低電壓幅度，此時(shí)需要R2≈50?。

交流耦合

1.2、LVPECL到LVDS的連接

1.2.1、直流匹配
LVPECL到LVDS的直流耦合結(jié)構(gòu)需要一個(gè)電阻網(wǎng)絡(luò)，設(shè)計(jì)該網(wǎng)絡(luò)時(shí)有這樣幾點(diǎn)必須考慮：首先，我們知道當(dāng)負(fù)載是50Ω接到Vcc-2V時(shí)，LVPECL的輸出性能是最優(yōu)的，因此我們考慮該電阻網(wǎng)絡(luò)應(yīng)該與最優(yōu)負(fù)載等效；然后我們還要考慮該電阻網(wǎng)絡(luò)引入的衰減不應(yīng)太大，LVPECL輸出信號(hào)經(jīng)衰減后仍能落在LVDS的有效輸入范圍內(nèi)。注意LVDS的輸入差分阻抗為100Ω，或者每個(gè)單端到虛擬地為50Ω，該阻抗不提供直流通路，這里意味著LVDS輸入交流阻抗與直流阻抗不等。

直流耦合

沿用130歐姆和83歐姆的模式，由于LVPECL的差分幅度一般大于LVDS的輸入要求，所以對(duì)83歐姆進(jìn)行了分壓。這個(gè)電路既減少了交流擺幅到LVDS能承受的范圍，也把直流偏置電壓到LVDS需要的1.2V左右。

直流耦合

還有一種分壓方式如下，擺幅被壓縮了，但是直流偏置電壓依然是LVPECL的VCC-1.3V。

直流耦合

如果LVDS輸入端可以承受比較大得差分電壓(大部分LVDS接收器可以承受LVPECL輸出的信號(hào)幅度)，而且能承受VCC-1.3V的直流偏置電壓，則不需要電阻分壓了。

1.2.2、交流匹配
由于LVDS芯片一般內(nèi)置100歐姆匹配和偏置，直接下拉后加電容即可。

交流耦合

如果LVDS接收端沒有內(nèi)置偏置和匹配電阻，就需要外接提供100歐姆匹配和K級(jí)別電阻提供1.25V的直流偏置。

交流耦合

交流耦合

在LVPECL的兩個(gè)輸出端各加一個(gè)到地的偏置電阻，電阻值選取范圍可以從142Ω到200Ω。同時(shí)信號(hào)通道上一定要串接50Ω電阻，以提供一定衰減。LVDS的輸入端到地需加5KΩ電阻，以提供共模偏置。

交流耦合

1.3、LVPECL到HSTL的連接

150?電阻用作LVPECL輸出的直流偏置（VCC-1.3V），也提供了一個(gè)源電流的直流通路。在HSTL接收端，R1和R2被用作戴維南端接，阻抗為50?（R1//R2），同時(shí)也設(shè)定了共模電壓（VCM=0.75V）。

2、CML的互連

2.1、CML到LVPEL的連接

通常情況下，建議CML驅(qū)動(dòng)LVPECL時(shí)采用交流匹配，不采用直流匹配。

2.1.1、50歐姆上拉匹配
如果LVPECL接收器的輸入帶有偏置，則可以通過電容直連。CML輸出上拉50歐姆作為直流偏置。

2.1.2、50歐姆上拉+偏置
如果LVPECL接收器的輸入不帶有偏置，則需要用外部電阻提供偏置電壓。

推薦使用的交流匹配方式如下：

交流耦合

交流耦合

2.2、CML到LVDS的連接

2.2.1、直流匹配
LVDS的輸入側(cè)支持1.25±1V的直流電平，如果CML的輸出在這個(gè)范圍內(nèi)則可以直接連接。

2.2.2、交流匹配
如果LVDS輸入內(nèi)置直流偏置則如圖連接。

如果LVDS輸入沒有內(nèi)置直流偏置則需要增加直流偏置。

2.3、CML到HSTL

CML和HSTL的互連推薦采用交流耦合。

3、LVDS的互連

3.1、LVDS到CML的連接

一般情況下，不會(huì)存在LVDS與CML之間的對(duì)接，因?yàn)镃ML電平一般用在高速信號(hào)，如2.5G/10G等場(chǎng)合。而LVDS一般很難用在那么高的速率。

通常情況下，建議LVDS驅(qū)動(dòng)CML時(shí)采用交流匹配。確保輸出的交流幅度是否落在輸入交流幅度之內(nèi)。

CML一般都內(nèi)置了匹配電阻。如果CML的輸入沒有直流偏置，則需要2個(gè)10K電阻。

交流耦合

交流耦合

3.2、LVDS到LVPECL的連接

LVDS的輸出幅度比較小，如果后端LVPECL的輸入能夠接受才可以連接，否則要加轉(zhuǎn)換芯片。

3.2.1、直流匹配
LVDS到LVPECL的直流耦合結(jié)構(gòu)中需要加一個(gè)電阻網(wǎng)絡(luò)，該電阻網(wǎng)絡(luò)完成直流電平的轉(zhuǎn)換。LVDS輸出電平為1.2V，LVPECL的輸入電平為Vcc-1.3V。LVDS的輸出是以地為基準(zhǔn)，而LVPECL的輸入是以電源為基準(zhǔn)，這要求考慮電阻網(wǎng)絡(luò)時(shí)應(yīng)注意LVDS的輸出電位不應(yīng)對(duì)供電電源敏感；另一個(gè)問題是需要在功耗和速度方面折中考慮，如果電阻值取的較小，可以允許電路在更高的速度下工作，但功耗較大，LVDS的輸出性能容易受電源的波動(dòng)影響；還有一個(gè)問題就是要考慮電阻網(wǎng)絡(luò)與傳輸線的匹配。

直流耦合

直流耦合

3.2.1、交流匹配

接收端電阻網(wǎng)絡(luò)中間接入一電容到地，這樣可以消除差分線上的共模噪聲。

交流耦合

3.3、LVDS到HSTL的連接

CML和HSTL的互連推薦采用交流耦合。

編輯：hfy