0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

抗墊對(duì)PCB設(shè)計(jì)信號(hào)完整性的影響分析

PCB線路板打樣 ? 來(lái)源:上海韜放電子 ? 作者:上海韜放電子 ? 2020-12-15 15:47 ? 次閱讀

通孔 和焊盤(pán)上的防焊 墊是現(xiàn)代PCB設(shè)計(jì)中的一個(gè)爭(zhēng)論點(diǎn),圍繞在多層PCB中使用這些元素的爭(zhēng)論 被視為二元選擇。像散熱片,接地層裂口和正交布線一樣,圍繞著焊盤(pán)和過(guò)孔上的抗焊盤(pán)的爭(zhēng)論被定為永遠(yuǎn)/永遠(yuǎn)不會(huì)發(fā)生的選擇。借助當(dāng)今的現(xiàn)代PCB,了解抗墊對(duì)信號(hào)完整性的影響非常重要 。

防墊和信號(hào)完整性

當(dāng)涉及信號(hào)完整性時(shí),請(qǐng)仔細(xì)閱讀組件制造商的應(yīng)用說(shuō)明,并始終驗(yàn)證您從容易理解的概念中看到的內(nèi)容。如果您查看某些組件的應(yīng)用筆記,他們將建議將防墊板放置在著陸墊上,而無(wú)需解釋。此外,不同的注釋會(huì)準(zhǔn)確地告訴您您應(yīng)該使用的過(guò)孔抗焊盤(pán)直徑,但這很容易使它脫離上下文。讓我們仔細(xì)看看這兩種情況,以及via / pad + antipad的結(jié)構(gòu)如何導(dǎo)致 信號(hào)完整性問(wèn)題。

如何為過(guò)孔及其反焊盤(pán)建模

每當(dāng)您使用鍍通孔在實(shí)體平面上過(guò)渡時(shí),CAD工具都會(huì)根據(jù)您的間隙規(guī)則自動(dòng)應(yīng)用Via防墊。如果要通過(guò)平面層進(jìn)行布線,則可以選擇完全去除通孔周圍的大部分平面,或者將通孔包圍在剩余的導(dǎo)體中以創(chuàng)建防焊盤(pán)。無(wú)論發(fā)生什么情況,通孔壁和任何平面之間都必須有一些空隙,以防止短路。

在這一點(diǎn)上,如果您要通過(guò)實(shí)心平面布線,那么問(wèn)題就不在于是否應(yīng)該使用過(guò)孔防焊墊,還是要切掉過(guò)孔的焊盤(pán),而是要使防焊盤(pán)延伸超過(guò)過(guò)孔焊盤(pán)和任何內(nèi)部不起作用的焊盤(pán)多大 。像高速設(shè)計(jì)中的許多潛在問(wèn)題一樣,所有過(guò)孔都有寄生:

電感。 隔離中的通孔基本上是一個(gè)電感器,通孔的電感取決于通孔的縱橫比。

電容。 周圍存在平面會(huì)在過(guò)孔焊盤(pán)和接地之間產(chǎn)生一些寄生電容。

通孔末端和中間平面的每個(gè)焊盤(pán)會(huì)并聯(lián)產(chǎn)生兩個(gè)電容。當(dāng)與電感器結(jié)合使用時(shí),我們有一個(gè)標(biāo)準(zhǔn)的pi模型,描述了通孔及其反焊盤(pán),如下所示。請(qǐng)注意,下面顯示的電容方程式只是一個(gè)近似值,因?yàn)樗豢紤]邊緣場(chǎng)。通孔電感方程也是一個(gè)近似值。

pIYBAF_YaZCAA2qrAADLIhJcmVE091.png

接下來(lái)發(fā)生的事情(就電氣行為而言)取決于許多因素。首先,就像任何pi電路一樣,CLC pi模型基本上是具有上述3 dB截止頻率的低通濾波器。假設(shè)您想擴(kuò)展Via + Antipad布置的帶寬。在這種情況下,您需要減小長(zhǎng)寬比(更短的通孔或更寬的鏡筒直徑),或減小焊盤(pán)平面焊盤(pán)的電容(較大的抗焊盤(pán))。

在這里,您有一組難以平衡的選項(xiàng)。現(xiàn)代設(shè)計(jì)的功能越來(lái)越小,功能越來(lái)越緊湊,因此,寬高比可能會(huì)變得很大,3 dB的頻率會(huì)降低并限制帶寬。進(jìn)入mmWave體制后,您還將 面臨其他信號(hào)完整性挑戰(zhàn),其中包括通孔的布線。在這些頻率下,額外的寄生效應(yīng)將占主導(dǎo)地位,并導(dǎo)致互連的整體插入損耗。

著陸板上的防墊如何影響信號(hào)

將防墊板放置在著陸墊上涉及在組件上的墊板下方切掉一些接地平面。天線饋送線上的示例如下所示(焊盤(pán)+反焊盤(pán)以黃色圈出)。下圖顯示了藍(lán)色接地平面區(qū)域中的防墊,并將其放置為多邊形切口。

天線饋線上的防墊。

這樣做有一個(gè)很好的理由,但是您不應(yīng)該這樣做,還有其他原因,它們?cè)诓煌念l率和某些情況下會(huì)相互抵消。在上述情況下,放置防墊可消除一些寄生電容;信號(hào)攜帶的磁場(chǎng)然后僅通過(guò)邊緣場(chǎng)耦合回到接地層。這是使用較小的平臺(tái)的一種選擇。

上面的示例有些人為的設(shè)計(jì),如果不通過(guò)仿真進(jìn)行驗(yàn)證,我不會(huì)在客戶板上進(jìn)行此操作 ,但是它說(shuō)明了有關(guān)返回路徑計(jì)劃的一個(gè)要點(diǎn)。即使焊盤(pán)下方有一個(gè)接地切口,但仍然有一條清晰的返回路徑通過(guò)附近的過(guò)孔和接地,因此在此過(guò)程中不會(huì)產(chǎn)生主要的阻抗不連續(xù)性。如果沒(méi)有這樣的幫助,則 由于大的返回路徑,將導(dǎo)致明顯的阻抗不連續(xù)性。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4694

    瀏覽量

    85974
  • 信號(hào)完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1413

    瀏覽量

    95549
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    基于信號(hào)完整性分析的高速數(shù)字PCB的設(shè)計(jì)方法

    業(yè)界中的一個(gè)熱門(mén)課題?;?b class='flag-5'>信號(hào)完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)信號(hào)
    發(fā)表于 06-14 09:14

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)多層印制板分層及堆疊中應(yīng)遵徇的基本原則;電源平面應(yīng)盡量靠近接地平面。布線層應(yīng)安排與映象平面層相鄰。重要信號(hào)
    發(fā)表于 09-12 10:37

    基于信號(hào)完整性分析的高速PCB設(shè)計(jì)

    ,與信號(hào)本身的頻率相比,信號(hào)邊沿的諧波頻率更高,信號(hào)快速變化的跳變(上升沿與下降沿)引發(fā)了信號(hào)傳輸?shù)姆穷A(yù)期效果。這也是信號(hào)
    發(fā)表于 01-07 11:30

    基于信號(hào)完整性分析的高速數(shù)字PCB板的設(shè)計(jì)開(kāi)發(fā)

    業(yè)界中的一個(gè)熱門(mén)課題。基于信號(hào)完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)信號(hào)
    發(fā)表于 08-29 16:28

    基于信號(hào)完整性分析PCB設(shè)計(jì)流程步驟

     基于信號(hào)完整性分析PCB設(shè)計(jì)流程如圖所示?! ≈饕韵虏襟E:  圖 基于信號(hào)完整性
    發(fā)表于 09-03 11:18

    PCB設(shè)計(jì)中要考慮電源信號(hào)完整性

    。參考:PCB設(shè)計(jì)中要考慮電源信號(hào)完整性電源完整性| PCB設(shè)計(jì)資源...
    發(fā)表于 12-27 07:17

    信號(hào)完整性PCB設(shè)計(jì)+Douglas+Brooks

    信號(hào)完整性PCB設(shè)計(jì)+Douglas+Brooks。
    發(fā)表于 08-28 18:12 ?500次下載

    信號(hào)完整性分析及其在高速PCB設(shè)計(jì)中的應(yīng)用

    信號(hào)完整性分析及其在高速PCB設(shè)計(jì)中的應(yīng)用,教你如何設(shè)計(jì)高速電路。
    發(fā)表于 04-06 17:29 ?15次下載

    基于信號(hào)完整性分析PCB設(shè)計(jì)解析

    基于信號(hào)完整性分析PCB設(shè)計(jì)流程如圖所示。 主要包含以下步驟: 圖基于信號(hào)完整性
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>的<b class='flag-5'>PCB設(shè)計(jì)</b>解析

    PCB信號(hào)完整性有哪幾步_如何確保PCB設(shè)計(jì)信號(hào)完整性

    本文首先介紹了PCB信號(hào)完整性的問(wèn)題,其次闡述了PCB信號(hào)完整性的步驟,最后介紹了如何確保
    發(fā)表于 05-23 15:08 ?1.1w次閱讀

    基于信號(hào)完整性的高速PCB設(shè)計(jì)流程解析

    (1)因?yàn)檎麄€(gè)設(shè)計(jì)流程是基于信號(hào)完整性分析的,所以在進(jìn)行PCB設(shè)計(jì)之前,必須建立或獲取高速數(shù)字信號(hào)傳輸系統(tǒng)各個(gè)環(huán)節(jié)的
    發(fā)表于 10-11 14:52 ?2199次閱讀
    基于<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>的高速<b class='flag-5'>PCB設(shè)計(jì)</b>流程解析

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2
    發(fā)表于 02-10 17:34 ?0次下載

    如何確保PCB設(shè)計(jì)信號(hào)完整性的方法

    本文首先介紹了PCB信號(hào)完整性的問(wèn)題,其次闡述了PCB信號(hào)完整性的步驟,最后介紹了如何確保
    發(fā)表于 12-22 11:53 ?1031次閱讀

    高速PCB信號(hào)完整性設(shè)計(jì)與分析

    高速PCB信號(hào)完整性設(shè)計(jì)與分析
    發(fā)表于 09-21 11:51 ?0次下載