同步時(shí)序電路需要考慮的三個(gè)重要的時(shí)序參數(shù)

時(shí)序電路基本模型

首先對(duì)于純組合邏輯電路來說，其邏輯功能塊的輸出僅僅與當(dāng)前的輸入值有關(guān)系，其電路延時(shí)分析也非常的簡單，只考慮輸入到輸出的信號(hào)延時(shí)Tdelay，但是影響Tdelay時(shí)間的因素比較多，比如不同的器件輸入到輸出的延時(shí)時(shí)間不同，不同的工藝條件以及在不同的環(huán)境下，Tdelay的時(shí)間也不同。

所以組合邏輯電路的延時(shí)參數(shù)是不固定的，我們研究組合邏輯電路的延時(shí)沒有實(shí)際意義。

對(duì)于絕大部分的電路來說輸出不僅取決于當(dāng)前的輸入值，也取決于原先的輸入值，也就是說電路具有記憶功能，這屬于同步時(shí)序電路，其基本時(shí)序模型如圖1所示，?；镜臅r(shí)序模型就是由D觸發(fā)器和多個(gè)延時(shí)參數(shù)組成的。在時(shí)鐘的驅(qū)動(dòng)下，從一個(gè)D觸發(fā)器到另外一個(gè)D觸發(fā)器信號(hào)傳輸過程中，為了保證信號(hào)的穩(wěn)定傳輸，需要考慮到如下時(shí)序參數(shù)：

tCLK是時(shí)鐘的最小周期，

tCO是寄存器固有的時(shí)鐘輸出延時(shí)，

tLOGIC是同步元件之間的組合邏輯延遲，

tNET是網(wǎng)線的延遲；

tSU是寄存器固有的時(shí)鐘建立時(shí)間，

tCLK_SKEW是兩個(gè)DFF之間的時(shí)鐘扭曲

圖1基本同步時(shí)序電路模型

三個(gè)重要的時(shí)序參數(shù)

同步時(shí)序電路由寄存器和組合邏輯組成，系統(tǒng)中所有的寄存器均在一個(gè)全局時(shí)鐘的控制下工作，有三個(gè)重要的時(shí)序參數(shù)與寄存器有關(guān)。

1. 建立時(shí)間（tSU）

建立時(shí)間是在時(shí)鐘翻轉(zhuǎn)（對(duì)于正沿觸發(fā)寄存器為0→1的翻轉(zhuǎn)）之前數(shù)據(jù)輸入（D）必須有效的時(shí)間。

2. 保持時(shí)間（tHOLD）

保持時(shí)間是在時(shí)鐘邊沿之后數(shù)據(jù)輸入必須仍然有效的時(shí)間。

假設(shè)建立和保持時(shí)間都滿足的情況下，那么輸入端D處的數(shù)據(jù)則在最壞情況下的傳播延時(shí)（tNET）之后被復(fù)制到了輸出端Q，如圖2所示。

圖2 同步寄存器的建立時(shí)間、保持時(shí)間以及傳播延遲的定義

3. 最高時(shí)鐘頻率

熟悉了建立時(shí)間、保持時(shí)間以及傳播延遲的基本概念，下面通過這三個(gè)基本參數(shù)來推導(dǎo)時(shí)鐘的最高頻率，對(duì)于同步時(shí)序邏輯電路，對(duì)時(shí)鐘激勵(lì)做出響應(yīng)的開關(guān)事件是同時(shí)發(fā)生的，但是運(yùn)行結(jié)果必須等到下一個(gè)時(shí)鐘翻轉(zhuǎn)時(shí)才能進(jìn)入到下一級(jí)，也就說，只有在當(dāng)前所有的計(jì)算都已經(jīng)完成了并且系統(tǒng)開始閑置的時(shí)候下一輪的操作才能開始，

因此，為了保證時(shí)序電路數(shù)據(jù)采集和處理的正確性，時(shí)鐘周期tCLK必須能容納電路中任何一級(jí)的最長延時(shí)。假設(shè)該組合邏輯的最長延時(shí)等于tLOGIC，那么時(shí)序電路正確工作要求的最小時(shí)鐘為：

tCLK = tCO+tLOGIC+tNET+tSU（公式1）

其中tNET為傳輸延遲，tCO 是寄存器固有的時(shí)鐘輸出延時(shí)，那么通過公式1很容易得到系統(tǒng)的最高頻率fMAX，常用表示：

fMAX = 1/tCLK （公式2）

我們假設(shè)寄存器的固有最小延時(shí)時(shí)間為tCOregister，那么為了保證時(shí)序電路正常工作，還需要如下的約束：

tCOregister + tLOGIC >= tHOLD （公式3）

這一約束保證了時(shí)序元件的輸入數(shù)據(jù)在時(shí)鐘邊沿之后能夠維持足夠長的時(shí)間，并且不會(huì)由于新來的數(shù)據(jù)流而過早的改變。

總結(jié)

本文介紹了時(shí)序模型和時(shí)序電路的幾個(gè)重要參數(shù)，在下面的文章中，會(huì)重點(diǎn)介紹同步和異步的區(qū)別以及異步電路同步化的處理技巧。

編輯：hfy