對ZYNQ的學(xué)習(xí)的渴望由來已久,前不久買了一個(gè)基于xc7z010的開發(fā)板,現(xiàn)在將自己的學(xué)習(xí)的進(jìn)階之路記錄在此,希望能給想要入門的ZYNQ學(xué)習(xí)者一點(diǎn)幫助,本人也剛開始學(xué)習(xí),能力有限,其中若有不足之處希望大家多多交流,以便共同進(jìn)步!
xilinx ZYNQ-7000系列芯片將處理器的軟件可編程能力與FPGA的硬件可編程能力實(shí)現(xiàn)了完美結(jié)合,有低功耗和低成本等系統(tǒng)優(yōu)勢,可以實(shí)現(xiàn)無與倫比的系統(tǒng)性能、靈活性和可擴(kuò)展性,同時(shí)可以加速產(chǎn)品的上市進(jìn)程。與傳統(tǒng)的SoC處理解決方案不同,ZYNQ-7000器件的靈活可編程邏輯能實(shí)現(xiàn)優(yōu)化與差異化功能,使設(shè)計(jì)人員可以根據(jù)大部分應(yīng)用的要求添加外設(shè)和加速器。
下面我們從最基本的LED流水燈開始ZYNQ的進(jìn)階之路,教程使用的開發(fā)板使用的是xc7z010這顆芯片,芯片內(nèi)部包含雙核cortex-A9硬核處理器和Aritx-7 FPGA(PS+PL),本節(jié)我們先使用PL部分實(shí)現(xiàn)流水燈。首先我們要安裝vivado 軟件,
鏈接:https://pan.baidu.com/s/16IXGO5ckhFP_ov6kNAT3Jg
提取碼:ed5m
這里我們就不費(fèi)時(shí)間去講解如何安裝軟件了,安裝教程百度比比皆是,我們使用的軟件版本是vivado2017.1版。
其次我們要知道如何創(chuàng)建ZYNQ工程,不步驟如下:
1、打開軟件,創(chuàng)建新工程
工程建立好以后界面如下所示:
2、編寫流水燈verilog代碼。
module LED( //sys signal sys_clk_50m, reset_n, //led led ); parameter LED_FREQUENCY = 49999999; parameter UDLY = 1; //sys signal input sys_clk_50m; input reset_n; //led output [3:0] led; //sys signal wire sys_clk_50m; wire reset_n; //led reg [3:0] led; reg [25:0] led_count; always @(posedge sys_clk_50m or negedge reset_n)begin if(!reset_n)begin led <= 4'b0001; ?? ??? ?led_count <= 26'd0; ?? ?end ?? ?else if(led_count == 26'd49_999_999)begin//1s count,50M ?? ??? ?led_count <= #UDLY 26'd0; ?? ??? ?led <= #UDLY {led[2:0],led[3]}; ?? ?end ?? ?else begin ?? ??? ?led_count <= #UDLY led_count + 26'd1; ?? ?end end ?? ? endmodule
3、時(shí)鐘與引腳約束
首先跑RTL
然后點(diǎn)擊Layout->I/O Planning
約束引腳:
設(shè)置完成,保存設(shè)置,點(diǎn)擊OK
點(diǎn)擊Run Synthesis綜合工程,可能需要一分鐘時(shí)間:
約束時(shí)鐘,點(diǎn)擊Constraints Wizard:
點(diǎn)擊Next:
開發(fā)板時(shí)鐘為50Mhz,點(diǎn)擊Next,然后點(diǎn)擊Skip to Finish完成時(shí)鐘約束:
5、將程序下載到開發(fā)板中
將開發(fā)板上電,連接JTAG
點(diǎn)擊Open Hardware Manager連接硬件
顯示如下畫面表示連接上ZYNQ芯片
點(diǎn)擊Program device下載bit文件到設(shè)備中
然后我們的流水燈就愉快的跑了起來!
編輯:hfy
-
流水燈
+關(guān)注
關(guān)注
21文章
433瀏覽量
59751 -
Zynq
+關(guān)注
關(guān)注
10文章
610瀏覽量
47208
發(fā)布評論請先 登錄
相關(guān)推薦
評論