0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SystemVerilog 中各種不同的聯(lián)合解析

454398 ? 來(lái)源:賽靈思論壇 ? 作者:Alan Schuler ? 2020-11-19 15:16 ? 次閱讀

注意:本文所有內(nèi)容皆來(lái)源于Xilinx工程師,

BY Alan Schuler

基本聯(lián)合

在 SystemVerilog 中,聯(lián)合只是信號(hào),可通過(guò)不同名稱和縱橫比來(lái)加以引用。

其工作方式為通過(guò) typedef 來(lái)聲明聯(lián)合,并提供不同標(biāo)識(shí)符用于引用此聯(lián)合。 這些標(biāo)識(shí)符稱為“字段”。

例如:

typedef union packed {
     logic [3:0] a;
     logic [3:0] b;
} union_type;

union_type my_union;

以上代碼創(chuàng)建了一種新類型,名為“union_type”。

此類型的位寬為 4 位,可作為“a”或“b”來(lái)引用。

此外,代碼最后一行創(chuàng)建了一個(gè)新信號(hào),名稱為“my_union”且類型為“union_type”。

其使用語(yǔ)法為“.”。

例如:

always@(posedge clk) begin 
     my_union.a < = in1;
end

always@(posedge clk) begin
     out1 < = my_union.a;
     out2 < = my_union.b;
end

在 Vivado 中運(yùn)行此代碼時(shí),原理圖如下所示:

圖 1:基本聯(lián)合

請(qǐng)注意,my_union 位寬仍僅為 4 位,而以“a”或“b”來(lái)引用它的兩項(xiàng)分配均采用相同邏輯。 針對(duì) my_union 的分配使用的是“a”,而此聯(lián)合的讀取結(jié)果針對(duì) out1 和 out2 則分別使用“a”和“b”。

聯(lián)合分兩種類型:打包 (packed) 和解包 (unpacked)。在上述示例中,我們指定的是打包聯(lián)合。 默認(rèn)情況下,如果不指定類型,編譯器將假定它采用解包聯(lián)合。打包聯(lián)合與解包聯(lián)合的差別在于,在打包聯(lián)合中,其中所有標(biāo)識(shí)符都必須采用打包類型,并且大小必須相同。 在上述示例中,“a”和“b”位寬均為 4 位。 但如果其中之一為 4 位,而另一個(gè)為 2 位,則該工具中將生成錯(cuò)誤。 而在解包聯(lián)合中,標(biāo)識(shí)符可采用解包類型并且大小無(wú)需相同。 因此,在上述 4 位和 2 位聯(lián)合示例中,刪除“packed”語(yǔ)句將使該工具能夠?qū)?RTL 進(jìn)行完整審查。 總而言之,打包聯(lián)合在綜合工具中所受支持更為廣泛,并且更便于概念化。 對(duì)于本文中的前幾個(gè)聯(lián)合示例,我們使用的是打包聯(lián)合,但從此處開(kāi)始直至文末,我們將展示解包聯(lián)合示例。

含多維字段的聯(lián)合

上述示例只是簡(jiǎn)單演示了聯(lián)合的作用。 讓我們來(lái)看下較為復(fù)雜的聯(lián)合示例:

typedef union packed {
     logic [3:0] a;
     logic [1:0][1:0] b;
} union_type;

union_type my_union;

同上,首先對(duì)聯(lián)合進(jìn)行聲明,并創(chuàng)建類型為“union_type”的信號(hào)。 差別在于,字段“a”位寬為 4 位,另一個(gè)字段“b”位寬同樣為 4 位,但后者排列為 2 個(gè) 2 位矢量。 由于這兩個(gè)字段大小相同,并且字段“b”使用的是打包類型,因此這是一個(gè)合法的打包聯(lián)合。

其結(jié)構(gòu)如下所示:

圖 2:含多維陣列的聯(lián)合

為此結(jié)構(gòu)分配的 RTL 如下所示:

always@(posedge clk) begin
     my_union.a < = in1;
end

always@(posedge clk) begin
     out1 < = my_union.b[0];
     out2 < = my_union.b[1];
end

原理圖如下所示:

圖 3:多維聯(lián)合的原理圖

含結(jié)構(gòu)的聯(lián)合

聯(lián)合還可配合結(jié)構(gòu)一起使用。 就像所有打包聯(lián)合一樣,結(jié)構(gòu)大小必須與聯(lián)合中的任何其他類型的大小相同。

例如:

typedef union packed {
     logic [9:0] data;
     struct packed {
          bit op1;
          bit [2:0] op2;
          bit [1:0] op3;
          bit op4;
          bit [2:0] op5;
     } op_modes;
} union_type;

union_type my_union;

此 RTL 介紹的聯(lián)合包含 2 個(gè)位寬均為 10 位的字段。 第一個(gè)字段為名為“data”且位寬為 10 位的矢量。 第二個(gè)字段采用包含 5 個(gè)字段的結(jié)構(gòu),這些字段的大小總和同樣為 10 位。

為此創(chuàng)建的結(jié)構(gòu)如下所示:

圖 4:含結(jié)構(gòu)的聯(lián)合

由于當(dāng)前聯(lián)合中包含結(jié)構(gòu),因此其正確的引用方式是引用聯(lián)合中的結(jié)構(gòu):

always@(posedge clk) begin
     my_mult < = my_union.op_modes.op2 * my_union.op_modes.op5;
end

解包聯(lián)合

如果聯(lián)合中的字段大小不同,或者如果聯(lián)合中的字段本身使用的類型為解包類型,那么此類聯(lián)合需聲明為解包聯(lián)合。

對(duì)于前一種情況,如果指定的聯(lián)合包含不同大小的字段,那么該聯(lián)合本身大小將設(shè)置為最大字段的大小。

示例 RTL:

typedef union {
     logic [5:0] a;
     logic [3:0] b;
     logic c;
} union_type;

union_type my_union;

這樣即可創(chuàng)建如下所示結(jié)構(gòu):

圖 5:含不同大小字段的解包聯(lián)合

含結(jié)構(gòu)的解包聯(lián)合

與打包聯(lián)合相同,解包聯(lián)合同樣可以使用結(jié)構(gòu)。

typdef struct {
     bit [3:0] a1;
     bit a2;
} s_1;

typedef union {
     logic [7:0] b1;
     s_1 b2;
} union_type

union_type my_union;

以上示例將創(chuàng)建一個(gè)含兩個(gè)字段的聯(lián)合。其中一個(gè)字段為位寬 8 位的矢量“b1”,另一個(gè)字段為位寬 5 位的結(jié)構(gòu),此結(jié)構(gòu)由一個(gè)位寬 4 位的矢量 a1 和一個(gè)位寬 1 位的矢量 a2 組成。

此聯(lián)合將作為位寬 8 位的矢量來(lái)創(chuàng)建,如下所示:

圖 6:含結(jié)構(gòu)的解包聯(lián)合

同上,由于聯(lián)合中包含結(jié)構(gòu),因此需按如下方式來(lái)引用信號(hào):

always@(posedge clk) begin
     my_union.b1 <= in1;
     out1 <= my_union.b2.a1;
     out2 <= my_union.b2.a2;
end

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 編譯器
    +關(guān)注

    關(guān)注

    1

    文章

    1651

    瀏覽量

    49712
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    823

    瀏覽量

    67874
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    深度解析Linux的DNS服務(wù)

    dns,Domain Name Server,它的作用是將域名解析為 IP 地址,或者將IP地址解析為域名。
    的頭像 發(fā)表于 04-09 16:13 ?178次閱讀

    C語(yǔ)言中結(jié)構(gòu)體與聯(lián)合體的深度解析:內(nèi)存布局與應(yīng)用場(chǎng)景

    一、基礎(chǔ)概念與核心差異 1.1 結(jié)構(gòu)體(Struct)的本質(zhì) **結(jié)構(gòu)體是C語(yǔ)言中實(shí)現(xiàn)數(shù)據(jù)封裝的基石,其核心特征在于內(nèi)存獨(dú)立性。每個(gè)成員變量在內(nèi)存按聲明順序依次排列,形成連續(xù)的內(nèi)存塊。以學(xué)生信息為
    發(fā)表于 04-08 09:18

    CAN報(bào)文流程解析

    CAN報(bào)文流程解析,直流充電樁上的CAN通訊解析過(guò)程
    發(fā)表于 03-24 14:03 ?0次下載

    新能源汽車(chē)電源管理的電容與電阻應(yīng)用解析

    隨著新能源汽車(chē)技術(shù)的不斷成熟,電源管理系統(tǒng)作為保障整車(chē)性能和安全的重要模塊,其設(shè)計(jì)與實(shí)現(xiàn)越來(lái)越受到關(guān)注。在這一系統(tǒng),電容和電阻作為兩種基本但關(guān)鍵的電子元件,扮演著至關(guān)重要的角色。本文將詳細(xì)解析電容
    的頭像 發(fā)表于 03-03 14:54 ?353次閱讀

    CPU(中央處理器)的概念、結(jié)構(gòu)特點(diǎn)和在系統(tǒng)的地位

    ? CPU 在整個(gè)計(jì)算機(jī)系統(tǒng)扮演“大腦”與“指揮官”的角色。它負(fù)責(zé)從存儲(chǔ)器取出指令,解析并執(zhí)行各種邏輯、算術(shù)、控制和數(shù)據(jù)處理任務(wù) ? CPU的核心角色????? 系統(tǒng)“大腦”與“指
    的頭像 發(fā)表于 01-14 13:57 ?757次閱讀

    北京環(huán)球聯(lián)合水冷機(jī)在半導(dǎo)體加工工藝的作用

    半導(dǎo)體產(chǎn)品的質(zhì)量和性能。 北京環(huán)球聯(lián)合半導(dǎo)體chiller水冷機(jī)的主要功能是為半導(dǎo)體制造工業(yè)的芯片生產(chǎn)過(guò)程各種設(shè)備和工藝提供精確的溫度控制。半導(dǎo)體加工對(duì)溫度有著極高的要求,微小的
    的頭像 發(fā)表于 01-08 10:58 ?258次閱讀
    北京環(huán)球<b class='flag-5'>聯(lián)合</b>水冷機(jī)在半導(dǎo)體加工工藝<b class='flag-5'>中</b>的作用

    OptiSystem與OptiSPICE的聯(lián)合使用:收發(fā)機(jī)電路的眼圖分析

    OptiSPICE傳輸?shù)絆ptiSystem。一旦OptiSPICE的輸入和輸出被定義(ElecInput_V1和probes;參見(jiàn)圖1),原理圖需要配置為聯(lián)合模擬運(yùn)行。這可以通過(guò)點(diǎn)擊
    發(fā)表于 12-10 08:59

    ZCAN PRO解析的DBC Singal 起始位與XNET解析的起始位不同;解析的信號(hào)不符合大端邏輯

    上圖中的DBC文件使用記事本打開(kāi),Data_Field信號(hào),起始位為23,長(zhǎng)度為48,大端方式存儲(chǔ);(按照這個(gè)方式存儲(chǔ),明顯已經(jīng)溢出) 上圖為該信號(hào)在ZCANPRO軟件打開(kāi),解析的起始位為23
    發(fā)表于 10-18 13:53

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對(duì)SystemVerilog和VHDL-2019的一些特性開(kāi)始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1502次閱讀
    Vivado 2024.1版本的新特性(2)

    IEC101、IEC103、IEC104、Modbus報(bào)文解析工具

    IEC101\IEC104\IEC103\Modebus報(bào)文解析軟件,可有效解析上述協(xié)議的各種類型報(bào)文
    的頭像 發(fā)表于 09-02 09:56 ?2731次閱讀
    IEC101、IEC103、IEC104、Modbus報(bào)文<b class='flag-5'>解析</b>工具

    SoC布局各種IC簡(jiǎn)介

    。SoC各種IP簡(jiǎn)介IP核(IntellectualPropertyCore),即知識(shí)產(chǎn)權(quán)核,在集成電路設(shè)計(jì)行業(yè)中指已驗(yàn)證、可重復(fù)利用、具有某種確定功能的芯片設(shè)
    的頭像 發(fā)表于 07-17 08:28 ?590次閱讀
    SoC布局<b class='flag-5'>中</b><b class='flag-5'>各種</b>IC簡(jiǎn)介

    工程安全監(jiān)測(cè)的振弦采集儀技術(shù)解析與應(yīng)用

    工程安全監(jiān)測(cè)的振弦采集儀技術(shù)解析與應(yīng)用 河北穩(wěn)控科技振弦采集儀是一種在工程安全監(jiān)測(cè)中廣泛使用的儀器,用于測(cè)量和監(jiān)測(cè)結(jié)構(gòu)的振動(dòng)和應(yīng)變。它通過(guò)采集結(jié)構(gòu)的振弦信號(hào),可以提供詳細(xì)的結(jié)構(gòu)運(yùn)行狀態(tài)和變化情況
    的頭像 發(fā)表于 07-11 10:19 ?494次閱讀
    工程安全監(jiān)測(cè)<b class='flag-5'>中</b>的振弦采集儀技術(shù)<b class='flag-5'>解析</b>與應(yīng)用

    PLC基本結(jié)構(gòu)解析

    方式和便捷的編程方式,被廣泛應(yīng)用于各種工業(yè)控制系統(tǒng)。本文將詳細(xì)解析PLC的基本結(jié)構(gòu),包括其主要組成部分的功能和特點(diǎn),以便讀者對(duì)PLC有更深入的了解。
    的頭像 發(fā)表于 06-25 14:30 ?1808次閱讀

    labview聯(lián)合Halcon,實(shí)時(shí)采集的圖像應(yīng)該如何傳入?

    labview聯(lián)合Halcon,實(shí)時(shí)采集的圖像應(yīng)該如何傳入?
    發(fā)表于 06-25 00:57

    求助,關(guān)于串口數(shù)據(jù)解析疑問(wèn)求解

    現(xiàn)在手上有一個(gè)串口模塊要開(kāi)發(fā),比較復(fù)雜, 功能:接收各種類型不定長(zhǎng)度的 字符串,然后解析做出反饋 字符串基本規(guī)格: 單條命令 : CMD(X,Y,\'ABC或者中文字符不定長(zhǎng)\',W
    發(fā)表于 04-29 06:34

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品