0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)之阻抗匹配設(shè)計(jì)方案

PCB線路板打樣 ? 來源:EDA365網(wǎng) ? 作者:EDA365網(wǎng) ? 2020-11-02 14:05 ? 次閱讀

為保證信號(hào)傳輸質(zhì)量、降低EMI干擾、通過相關(guān)的阻抗測試認(rèn)證,需要對(duì)PCB關(guān)鍵信號(hào)進(jìn)行阻抗匹配設(shè)計(jì)。本設(shè)計(jì)指南是綜合常用計(jì)算參數(shù)、電視機(jī)產(chǎn)品信號(hào)特點(diǎn)、PCB Layout實(shí)際需求、SI9000軟件計(jì)算、PCB供應(yīng)商反饋信息等,而最終得出此推薦設(shè)計(jì)。適用于大部分PCB供應(yīng)商的制程工藝標(biāo)準(zhǔn)和具有阻抗控制要求的PCB板設(shè)計(jì)。

一、 雙面板阻抗設(shè)計(jì)

100歐姆差分阻抗推薦設(shè)計(jì)①、包地設(shè)計(jì):線寬、間距 7/5/7 mil地線寬度≥20mil信號(hào)與地線距離6mil,每400mil內(nèi)加接地過孔;②、不包地設(shè)計(jì):線寬、間距 10/5/10mil差分對(duì)與對(duì)之間距離≥20mil(特殊情況不能小于10mil)建議整組差分信號(hào)線外采用包地屏蔽,差分信號(hào)與屏蔽地線距離≥35mil(特殊情況不能小于20mil)。90歐姆差分阻抗推薦設(shè)計(jì)①、包地設(shè)計(jì):

線寬、間距 10/5/10mil地線寬度≥20mil信號(hào)與地線距離6mil或5mil,每400mil內(nèi)加接地過孔;②、不包地設(shè)計(jì):

線寬、間距 16/5/16mil差分對(duì)與對(duì)之間距離≥20mil建議整組差分信號(hào)線外采用包地屏蔽,差分信號(hào)與屏蔽地線距離≥35mil(特殊情況不能小于20mil)。要領(lǐng):優(yōu)先使用包地設(shè)計(jì),走線較短并且有完整地平面可采用不包地設(shè)計(jì);計(jì)算參數(shù):板材FR-4,板厚1.6mm+/-10%,板材介電常數(shù)4.4+/-0.2,銅厚1.0盎司(1.4mil)阻焊油厚度 0.6±0.2mil,介電常數(shù) 3.5+/-0.3

圖1 包地設(shè)計(jì)

圖2 不包地設(shè)計(jì)

二、 四層板阻抗設(shè)計(jì)

100歐姆差分阻抗推薦設(shè)計(jì)線寬、間距 5/7/5mil差分對(duì)與對(duì)之間距離≥14mil(3W準(zhǔn)則)注:建議整組差分信號(hào)線外采用包地屏蔽, 差分信號(hào)與屏蔽地線距離≥35mil (特殊情況不能小于20mil)。90歐姆差分阻抗推薦設(shè)計(jì)線寬、間距 6/6/6mil差分對(duì)與對(duì)之間距離≥12mil(3W準(zhǔn)則)要領(lǐng):在差分對(duì)走線較長情況下,USB的差分線建議兩邊按6mil的間距包地以降 低EMI風(fēng)險(xiǎn)(包地與不包地,線寬線距標(biāo)準(zhǔn)一致)。計(jì)算參數(shù):板材FR-4,板厚1.6mm+/-10%,板材介電常數(shù)4.4+/-0.2,銅厚1.0盎司(1.4mil)半固化片(PP) 2116(4.0-5.0mil),介電常數(shù)4.3+/-0.2阻焊油厚度 0.6±0.2mil,介電常數(shù) 3.5+/-0.3疊層結(jié)構(gòu):絲印層阻焊層銅皮層半固化片覆銅基板半固化片銅皮層阻焊層絲印層

圖3

三、 六層板阻抗設(shè)計(jì)

六層板疊層結(jié)構(gòu)針對(duì)不同的場合會(huì)有不同,本指南只對(duì)比較常見的疊層(見圖 2)進(jìn)行了設(shè)計(jì)推薦,后面的推薦設(shè)計(jì)都是以圖2的疊層下得到的數(shù)據(jù)。外層走線的阻抗設(shè)計(jì)與四層板相同因內(nèi)層走線一般情況下比表層走線多了個(gè)平面層,電磁環(huán)境與表層不同以下是第三層走線阻抗控制建議(疊層參考圖4)100歐姆差分阻抗推薦設(shè)計(jì)線寬、間距 6/10/6 mil差分對(duì)與對(duì)之間距離≥20mil(3W準(zhǔn)則);90歐姆差分阻抗推薦設(shè)計(jì)線寬、線距 8/10/8 mil差分對(duì)與對(duì)之間距離≥20mil(3W準(zhǔn)則);計(jì)算參數(shù):板材FR-4,板厚1.6mm+/-10%,板材介電常數(shù)4.4+/-0.2,銅厚1.0盎司(1.4mil)半固化片(PP) 2116(4.0-5.0mil),介電常數(shù)4.3+/-0.2阻焊油厚度 0.6±0.2mil,介電常數(shù) 3.5+/-0.3疊層結(jié)構(gòu):頂層絲印阻焊層銅皮層半固化片覆銅基板半固化片覆銅基板半固化片銅皮層阻焊層底層絲印

圖4

四、 六層以上,請(qǐng)按相關(guān)的規(guī)則自行設(shè)計(jì)或咨詢相關(guān)人員確定疊層結(jié)構(gòu)及走線方案。

五、 因特殊情況有其他阻抗控制需求,請(qǐng)自行計(jì)算或者咨詢相關(guān)人員以確定設(shè)計(jì)方案

注:①、影響阻抗的情況較多,需要阻抗控制的PCB仍需要在PCB設(shè)計(jì)資料或樣板單中標(biāo) 明阻抗控制要求;②、100歐姆差分阻抗主要用于HDMI、LVDS信號(hào),其中HDMI需要通過相關(guān)認(rèn)證是強(qiáng)制要求;③、90歐姆差分阻抗主要用于USB信號(hào);④、單端50歐姆阻抗主要用于DDR部分信號(hào),鑒于DDR顆粒大部分采用內(nèi)部調(diào)節(jié)匹配阻抗設(shè)計(jì),設(shè)計(jì)以方案公司提供Demo板為參考,本設(shè)計(jì)指南不作推薦;⑤、單端75歐姆阻抗主要用于模擬視頻輸入輸出,在線路設(shè)計(jì)上都有一顆75歐姆的電阻對(duì)地電阻進(jìn)行了匹配,所以在PCB Layout中不需要再進(jìn)行阻抗匹配設(shè)計(jì),但需要注意線路中的75歐姆接地電阻應(yīng)靠近端子引腳放置。常用PP

阻焊油厚:0.6±0.2mil Cer=3.5+/-0.3
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB板
    +關(guān)注

    關(guān)注

    27

    文章

    1448

    瀏覽量

    51652
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    958

    瀏覽量

    45968
  • 阻抗控制
    +關(guān)注

    關(guān)注

    1

    文章

    55

    瀏覽量

    10651
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    利用兩個(gè)元件實(shí)現(xiàn) L 型網(wǎng)絡(luò)阻抗匹配

    本文要點(diǎn)L型網(wǎng)絡(luò)阻抗匹配是一個(gè)簡單的濾波器,由兩個(gè)電抗元件組成。L型濾波器具有較寬的帶寬,但在載波頻率下響應(yīng)速度緩慢。設(shè)計(jì)人員可以組合多個(gè)L型濾波器,實(shí)現(xiàn)更穩(wěn)健的響應(yīng)以及更高的品質(zhì)因數(shù)。阻抗匹配
    的頭像 發(fā)表于 12-20 18:57 ?150次閱讀
    利用兩個(gè)元件實(shí)現(xiàn) L 型網(wǎng)絡(luò)<b class='flag-5'>阻抗匹配</b>

    Cadence技術(shù)解讀 天線的阻抗匹配技術(shù)

    本文要點(diǎn) 天線的阻抗匹配技術(shù)旨在確保將最大功率傳輸?shù)教炀€中,從而使天線元件能夠強(qiáng)烈輻射。 天線阻抗匹配是指將天線饋線末端的輸入阻抗與饋線的特性阻抗
    的頭像 發(fā)表于 12-16 15:44 ?603次閱讀
    Cadence技術(shù)解讀 天線的<b class='flag-5'>阻抗匹配</b>技術(shù)

    100M到200M的ADC在PCB設(shè)計(jì)時(shí),要進(jìn)行嚴(yán)格的阻抗匹配嗎?

    100M到200M的ADC在PCB設(shè)計(jì)時(shí),要進(jìn)行嚴(yán)格的阻抗匹配
    發(fā)表于 12-06 06:50

    阻抗匹配計(jì)算和差分走線設(shè)置

    ad,cadense 阻抗匹配計(jì)算和差分走線設(shè)置
    發(fā)表于 10-17 16:59 ?2次下載

    為什么要阻抗匹配?

    電子行業(yè)的工程師經(jīng)常會(huì)遇到阻抗匹配問題。什么是阻抗匹配?為什么要進(jìn)行阻抗匹配?本文帶您一探究竟!什么是阻抗在電學(xué)中,常把對(duì)電路中電流所起的阻礙作用叫做
    的頭像 發(fā)表于 07-10 08:25 ?1303次閱讀
    為什么要<b class='flag-5'>阻抗匹配</b>?

    PCB阻抗匹配過孔的多個(gè)因素你知道哪些?

    在高速PCB設(shè)計(jì)中,阻抗匹配是至關(guān)重要的。過孔作為連接不同層信號(hào)的關(guān)鍵元素,也需要進(jìn)行阻抗匹配以確保信號(hào)的完整性。捷多邦小編今天就與大家聊聊PCB
    的頭像 發(fā)表于 07-04 17:39 ?1369次閱讀

    電路的阻抗如何匹配

    電路的阻抗匹配是指調(diào)整電路組件(包括源和負(fù)載)之間的阻抗,使電源能盡可能多地傳遞能量,而不是產(chǎn)生反射。當(dāng)源、傳輸線以及負(fù)載的阻抗都相等時(shí),可以達(dá)到最佳的阻抗匹配,從而最大限度地減少信號(hào)
    的頭像 發(fā)表于 06-28 08:29 ?2246次閱讀
    電路的<b class='flag-5'>阻抗</b>如何<b class='flag-5'>匹配</b>

    阻抗匹配有煩惱?來嘮一嘮~

    一、 阻抗匹配電路的作用 二、 阻抗匹配的理想模型 三、 電感電容的高頻特性 四、 Smith圓圖在RF匹配電路調(diào)試中的應(yīng)用 五、 RF匹配電路調(diào)試的注意事項(xiàng) 六、 小結(jié) 一、
    的頭像 發(fā)表于 06-11 14:15 ?567次閱讀
    <b class='flag-5'>阻抗匹配</b>有煩惱?來嘮一嘮~

    什么是阻抗?為什么要做阻抗匹配

    和容抗正好相等,整體上呈現(xiàn)純電阻。如果感抗大于容抗,整體上則呈現(xiàn)感性,反之呈現(xiàn)容性。 2、為什么要做阻抗匹配 根據(jù)我們要達(dá)到的不同目的,阻抗匹配也可以有不同的理解。比如說一個(gè)直流或低頻信號(hào)源,通過導(dǎo)線
    發(fā)表于 06-04 06:46

    高速差分信號(hào)阻抗匹配詳解

    在高速數(shù)據(jù)傳輸系統(tǒng)中,差分信號(hào)作為一種常見的信號(hào)傳輸方式,具有抗噪聲能力強(qiáng)、傳輸距離遠(yuǎn)等優(yōu)點(diǎn)。然而,差分信號(hào)的傳輸質(zhì)量受到諸多因素的影響,其中阻抗匹配是確保信號(hào)穩(wěn)定傳輸?shù)年P(guān)鍵因素之一。本文將詳細(xì)探討高速差分信號(hào)阻抗匹配的原理、方法及其重要性,以期為工程師和技術(shù)人員在實(shí)際應(yīng)
    的頭像 發(fā)表于 05-16 16:32 ?2515次閱讀

    阻抗匹配的原理分析?

    由電路結(jié)構(gòu)的不同,阻抗匹配有如下五種形式,首端串聯(lián),末端并聯(lián)下拉,末端并聯(lián)上拉,末端戴維南(既有上拉又有下拉),阻容串聯(lián)下拉。有幾個(gè)問題請(qǐng)教。 1、阻抗匹配只是針對(duì)傳輸線過程中嗎,對(duì)輸出端口和輸入
    發(fā)表于 05-09 23:05

    光纖溫度傳感器測試阻抗匹配器內(nèi)部溫度技術(shù)方案

    信號(hào)或廣泛電能在傳輸過程中,為實(shí)現(xiàn)信號(hào)的無反射傳輸或最大功率傳輸,要求電路連接實(shí)現(xiàn)阻抗匹配。阻抗匹配(Impedance matching)是微波電子學(xué)里的一部分,主要用于傳輸線上,來達(dá)至所有高頻
    的頭像 發(fā)表于 01-24 10:23 ?474次閱讀
    光纖溫度傳感器測試<b class='flag-5'>阻抗匹配</b>器內(nèi)部溫度技術(shù)<b class='flag-5'>方案</b>

    無源探頭的阻抗匹配如何操作

    無源探頭的阻抗匹配 示波器的無源高阻探頭具有非常廣泛的使用度,工程師們經(jīng)常會(huì)把探頭接在不同的示波器上,或者給示波器接入不同的探頭。而發(fā)生更換后的新系統(tǒng)中,示波器通道的輸入阻抗與探頭的阻抗往往不
    的頭像 發(fā)表于 01-12 11:11 ?558次閱讀
    無源探頭的<b class='flag-5'>阻抗匹配</b>如何操作

    PCB板設(shè)計(jì)與制造阻抗匹配和零歐姆電阻解析

    阻抗匹配是指信號(hào)源或者傳輸線跟負(fù)載之間的一種合適的搭配方式。根據(jù)接入方式阻抗匹配有串行和并行兩種方式;根據(jù)信號(hào)源頻率阻抗匹配可分為低頻和高頻兩種。
    的頭像 發(fā)表于 01-04 09:12 ?1164次閱讀
    <b class='flag-5'>PCB</b>板設(shè)計(jì)與制造<b class='flag-5'>之</b><b class='flag-5'>阻抗匹配</b>和零歐姆電阻解析

    為什么要阻抗匹配?怎么進(jìn)行阻抗匹配?

    )。 其中電抗又包括容抗和感抗,由電容引起的電流阻礙稱為容抗,由電感引起的電流阻礙稱為感抗。 阻抗匹配的理想模型 射頻工程師大都遇到過匹配阻抗的問題,通俗的講,阻抗匹配的目的是確保能實(shí)
    發(fā)表于 01-02 16:59 ?2726次閱讀
    為什么要<b class='flag-5'>阻抗匹配</b>?怎么進(jìn)行<b class='flag-5'>阻抗匹配</b>?