0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

研制設(shè)計(jì)電路時(shí)的PCB抗干擾技術(shù)設(shè)計(jì)

PCB線路板打樣 ? 來源:恒成和電路板 ? 作者:恒成和電路板 ? 2020-09-24 12:09 ? 次閱讀

電磁兼容EMC是指電子系統(tǒng)在規(guī)定的電磁環(huán)境中按照設(shè)計(jì)要 求能正常工作的能力。電子系統(tǒng)所受的電磁干擾不僅來自電場(chǎng)和磁場(chǎng)的輻射,也有線路公共阻抗、導(dǎo)線間輛合和電路結(jié)構(gòu)的影響。在研制設(shè)計(jì)電路時(shí),我們也希望設(shè)計(jì)的印制電路板盡可能不易受外界干擾的影響,而且它本身也盡可能小地干擾影響別的電子系統(tǒng)。影響印制板抗干擾性能的因素很多,其中主要有銅箔的厚度,印制導(dǎo)線的寬度、長(zhǎng)度和相鄰導(dǎo)線之間的串?dāng)_,板內(nèi)元器件布局的合理性,以及導(dǎo)線的公共阻抗、導(dǎo)線和元器件在空間產(chǎn)生的電磁場(chǎng)等。

PCB抗干擾技術(shù)設(shè)計(jì)

設(shè)計(jì)印制 板首要的任務(wù)是對(duì)電路進(jìn)行分析,確定關(guān)鍵電路。這就是要識(shí)別哪些電路是干擾源,哪些電路是敏感電路,弄清干擾源可能通過什么路徑干擾敏感電路。在模擬電路中,低電平模擬電路往往是敏感電路,功率放大器往往是干擾源。工作頻率較低時(shí),干擾源主要是通過線間桶合來干擾敏感電路;工作頻率較高時(shí),干擾源則主要是通過電磁輻射來干擾敏感電路。在數(shù)字電路中,高速重復(fù)信號(hào).如時(shí)鐘信號(hào)、總線信號(hào)等含有豐富的頻率分量,是最大的干擾源,常對(duì)敏感電路構(gòu)成威脅。復(fù)位電路、中斷電路等是敏感電路,易受尖峰信號(hào)干擾,便數(shù)字電路不能正常工作。輸人/輸出電路(1/0)和外界相連,也應(yīng)該特別注意。如果UO電路緊靠時(shí)鐘線等干擾源,不需要的高頻能量就會(huì)輛合到輸人輸出電線,電線上的噪聲則會(huì)通過輻射或傳導(dǎo)對(duì)電纜附近的敏感電路產(chǎn)生干擾。

在對(duì)電路進(jìn)行充分分析,確定關(guān)鍵電路的基礎(chǔ)上,還必須適當(dāng)?shù)卦谟≈瓢迳喜贾秒娐?。如?duì)于數(shù)字電路,應(yīng)該把高速電路(如時(shí)鐘電路、高速邏輯電路等)、中低速邏輯電路和UO電路布置在不同的區(qū)域,盡量在空間上把干擾源和敏感電路分開,這樣可以 使干擾源對(duì)敏感電路輻射干擾大大減小。

印制板抗干擾設(shè)計(jì)

PCB板抗干擾設(shè)計(jì)的目的是減小PCB板的電磁輻射和PCB板上電路之間的串?dāng)_。另外PCB的地線設(shè)計(jì)還直接影響1/0線纜的 共模電壓輻射。因此PCB的抗干擾設(shè)計(jì)對(duì)于減小系統(tǒng)電磁信息輻射具有重要的意義。

PCB的布局設(shè)計(jì)

印制電路板(PCB)的密度越來越高,PCB設(shè)計(jì)的好壞對(duì)抗干擾能力影響很大,所以PCB的布局在設(shè)計(jì)中處于很重要的地位。

特殊元器件的布局要求:

1、高頻元器件之間的連線越短越好,盡量減少相互間的電磁干擾;易受干擾的元器件不能相距太近;輸入和輸出元件應(yīng)盡量遠(yuǎn)離;

2、有些元器件有較高的電位差,應(yīng)加大它們之間的距離,減小共模輻射。帶高電壓的元器件的布置要特別注意布局的合理性;

3、熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件;

4、解輛電容應(yīng)靠近芯片電源引腳;

5、對(duì)于電位器、可調(diào)電感線圈、可變電容器、微動(dòng)開關(guān)等可調(diào)元件的布局應(yīng)按要求放在便于調(diào)節(jié)的位置;

6、應(yīng)留出印制板定位孔及固定支架所占用的位置。

普通元器件的布局要求:

1、按電路的流程放置各個(gè)功能電路單元的器件,使信號(hào)流通方向盡可能一致;

2、以每個(gè)功能電路的核心元件為中心,圍繞它來進(jìn)行布局,元器件應(yīng)均勻、整齊的排列在PCB上,盡量減少和縮短各元器件之間的引線和連接;

3、在高頻下工作的電路,要考慮元器件之間的干擾,一般電路應(yīng)盡可能使元器件平行排列,便于布線;

4、PCB的outplace一line離電路板邊緣一般不小于80mil。電路板的最佳形狀為矩形。長(zhǎng)寬比為3:2或4:30。

2.2 PCB的布線設(shè)計(jì)

PCB的布線密度越來越大,因此PCB的布線設(shè)計(jì)尤為重要。

1、四層板電源線層應(yīng)與地線層盡量靠近以獲得最小電源阻抗。從上到下分別為:信號(hào)線、地線、電源線、信號(hào)線??紤]電磁兼容性,六層板從上到下最好為:信號(hào)線、地線、信號(hào)線、電源線、地線、信號(hào)線;

2、時(shí)鐘線要與地線層相鄰,線寬盡量加大,每根時(shí)鐘線的線寬應(yīng)一致;

3、與地線相鄰的信號(hào)層布高速數(shù)字信號(hào)線和低電平模擬信號(hào)線,較遠(yuǎn)的層布低速信號(hào)線和高電平模擬信號(hào)線;

4、輸入輸出端布線應(yīng)盡量避免相鄰平行,避免發(fā)生反饋輛合;

5、印制導(dǎo)線拐彎處一般取135度鈍角;

6、電源線、地線的線寬應(yīng)盡量加大,對(duì)于0.5mm腳間距的器件布線寬度不小于12mil;

7、一般數(shù)字電路信號(hào)線寬度為8.il-10nul,間距6mi1-8mil;

8、解輻電容引線不能太長(zhǎng),尤其是高頻旁路電容不能有引線;

9、混合信號(hào)電路板上的數(shù)字地和模擬地分割開,若布線跨越了分割間隙,電磁輻射和信號(hào)申擾都會(huì)急劇增加,產(chǎn)生電磁兼容問題。因此,PCB設(shè)計(jì)一般采用統(tǒng)一地,通過數(shù)字電路和模擬電路分區(qū)布局布線;

10、對(duì)于一些高速信號(hào)可采用差分對(duì)布線,減小電磁輻射。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4324

    文章

    23143

    瀏覽量

    398957
  • 電磁兼容
    +關(guān)注

    關(guān)注

    54

    文章

    1887

    瀏覽量

    97929
  • emc
    emc
    +關(guān)注

    關(guān)注

    170

    文章

    3945

    瀏覽量

    183482
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    pcb的電磁抗干擾技術(shù)-SIEMENS PDF

    pcb的電磁抗干擾技術(shù)[/hide]
    發(fā)表于 10-12 09:07

    PCB抗干擾設(shè)計(jì)

    PCB抗干擾設(shè)計(jì)摘 要:電磁干擾對(duì)電子系統(tǒng)有著危害和影響,結(jié)合PCB 設(shè)計(jì)的經(jīng)驗(yàn),包括器件的選擇、元器件的布置、導(dǎo)線的敷設(shè)等等,可得出有效的抗干擾
    發(fā)表于 10-21 09:37

    解決射頻電路印制電路板的抗干擾設(shè)計(jì)的辦法

    隨著通信技術(shù)的發(fā)展,無線射頻電路技術(shù)運(yùn)用越來越廣,其中的射頻電路的性能指標(biāo)直接影響整個(gè)產(chǎn)品的質(zhì)量,射頻電路印制
    發(fā)表于 11-23 12:17

    計(jì)算機(jī)控制抗干擾技術(shù)設(shè)計(jì)

    計(jì)算機(jī)控制技術(shù)設(shè)計(jì)課程論文摘 要由于工業(yè)現(xiàn)場(chǎng)的工作環(huán)境往往十分惡劣,計(jì)算機(jī)控制系統(tǒng)不可避免地受到各種各樣的干擾。這些干擾可能會(huì)影響到測(cè)控系統(tǒng)的精度,使系統(tǒng)的性能指標(biāo)下降,降低系統(tǒng)的可靠性,甚至導(dǎo)致
    發(fā)表于 09-01 08:31

    射頻PCB電路板的抗干擾設(shè)計(jì)

    射頻PCB電路板的抗干擾設(shè)計(jì) ( 以下文字均從網(wǎng)絡(luò)轉(zhuǎn)載,歡迎大家補(bǔ)充,指正。) 跟著電子通信技術(shù)的開展,無線射頻電路
    發(fā)表于 06-08 14:48

    PLC控制系統(tǒng)抗干擾技術(shù)設(shè)計(jì)策略

    PLC控制系統(tǒng)抗干擾技術(shù)設(shè)計(jì)策略 自動(dòng)化系統(tǒng)所使用的各種類型PLC中,有的是集中安裝在控制室,有的是安裝在生產(chǎn)現(xiàn)場(chǎng)和各電機(jī)設(shè)備上
    發(fā)表于 06-19 14:33 ?362次閱讀

    PCB電路抗干擾措施

        印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系,這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說明。
    發(fā)表于 10-22 16:25 ?1003次閱讀

    PCB電路抗干擾措施及電源線設(shè)計(jì)

      印刷電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系,這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施作一些說明。
    發(fā)表于 06-05 14:11 ?1447次閱讀

    列車用高速數(shù)字pcb電路抗干擾設(shè)計(jì)

    列車用高速數(shù)字pcb電路抗干擾設(shè)計(jì),下來看看。
    發(fā)表于 03-29 15:24 ?20次下載

    數(shù)字電路pcb設(shè)計(jì)的抗干擾考慮

    數(shù)字電路pcb設(shè)計(jì)的抗干擾考慮,有需要的下來看看。
    發(fā)表于 03-29 15:16 ?16次下載

    PCB的布線設(shè)計(jì)及抗干擾技術(shù)

    PCB的布線設(shè)計(jì)及抗干擾技術(shù),很不錯(cuò)的參考資料
    發(fā)表于 06-16 17:24 ?0次下載

    PCB抗干擾技術(shù)設(shè)計(jì)

    PCB抗干擾技術(shù)設(shè)計(jì),有參考價(jià)值
    發(fā)表于 12-16 22:04 ?0次下載

    PCB抗干擾設(shè)計(jì)

    研制帶處理器的電子產(chǎn)品時(shí),如何提高抗干擾能力和電磁兼容性?
    發(fā)表于 02-10 01:36 ?1863次閱讀

    PCB電路是如何抗干擾

    印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系,這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說明。
    發(fā)表于 08-29 09:41 ?1228次閱讀

    PCB設(shè)計(jì)中電路抗干擾措施

    抗干擾問題是現(xiàn)代 電路 設(shè)計(jì)中非常重要的一個(gè)環(huán)節(jié)。它直接反映了整個(gè)系統(tǒng)的性能和可靠性。對(duì)于 PCB 工程師來說,抗干擾設(shè)計(jì)是每個(gè)人都必須掌握的重點(diǎn)和難點(diǎn)。 印刷
    的頭像 發(fā)表于 08-31 11:50 ?3431次閱讀