硬件工程師必會的幾道題

1、下面是一些基本的數(shù)字電路知識問題，請簡要回答之。
(1)什么是 Setup和 Hold 時間？答：Setup/Hold Time 用于測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間(Setup Time)是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)能夠保持穩(wěn)定不變的時間。輸入數(shù)據(jù)信號應(yīng)提前時鐘上升沿(如上升沿有效)T 時間到達(dá)芯片，這個 T就是建立時間通常所說的 SetupTime。 如不滿足 Setup Time，這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿到來時，數(shù)據(jù)才能被打入觸發(fā)器。保持時間(Hold Time)是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)保持穩(wěn)定不變的時間。如果 Hold Time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。(2)什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？答：在組合邏輯電路中，由于門電路的輸入信號經(jīng)過的通路不盡相同，所產(chǎn)生的延時也就會不同，從而導(dǎo)致到達(dá)該門的時間不一致，我們把這種現(xiàn)象叫做競爭。由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現(xiàn)象叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。(3)請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路答：

(4)什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？答：線與邏輯是兩個或多個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用 OC 門來實現(xiàn)(漏極或者集電極開路)，為了防止因灌電流過大而燒壞 OC 門, 應(yīng)在 OC 門輸出端接一上拉電阻(線或則是下拉電阻)。(5)什么是同步邏輯和異步邏輯？同步電路與異步電路有何區(qū)別？答：同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系 .電路設(shè)計可分類為同步電路設(shè)計和異步電路設(shè)計。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作，而異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步。異步電路具有下列優(yōu)點：無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性。(6)你知道那些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？答：常用的電平標(biāo)準(zhǔn)，低速的有 RS232、RS485 、RS422、 TTL、CMOS 、LVTTL、 LVCMOS、ECL 、ECL、 LVPECL 等，高速的有 LVDS、 GTL、PGTL 、 CML、 HSTL、SSTL 等。 一般說來， CMOS 電平比 TTL 電平有著更高的噪聲容限。如果不考慮速度和性能，一般 TTL 與 CMOS 器件可以互換。但是需要注意有時候負(fù)載效應(yīng)可能引起電路工作不正常，因為有些 TTL 電路需要下一級的輸入阻抗作為負(fù)載才能正常工作。(7)請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖(數(shù)據(jù)接口、控制接口、鎖存器/緩沖器)典型輸入設(shè)備與微機(jī)接口的邏輯示意圖如下：

2、你所知道的可編程邏輯器件有哪些？答：ROM(只讀存儲器)、 PLA(可編程邏輯陣列)、 FPLA(現(xiàn)場可編程邏輯陣列)、 PAL(可編程陣列邏輯)GAL(通用陣列邏輯)，EPLD(可擦除的可編程邏輯器件)、 FPGA(現(xiàn)場可編程門陣列)、CPLD(復(fù)雜可編程邏輯器件)等，其中 ROM、 FPLA、 PAL 、GAL、 EPLD 是出現(xiàn)較早的可編程邏輯器件，而 FPGA 和 CPLD 是當(dāng)今最流行的兩類可編程邏輯器件。FPGA 是基于查找表結(jié)構(gòu)的，而 CPLD 是基于乘積項結(jié)構(gòu)的。3、請簡述用 EDA 軟件(如 PROTEL)進(jìn)行設(shè)計(包括原理圖和PCB圖)到調(diào)試出樣機(jī)的整個過程，在各環(huán)節(jié)應(yīng)注意哪些問題？答：完成一個電子電路設(shè)計方案的整個過程大致可分：(1)原理圖設(shè)計(2)PCB 設(shè)計(3)投板(4)元器件焊接(5)模塊化調(diào)試(6)整機(jī)調(diào)試。注意問題如下：(1)原理圖設(shè)計階段注意適當(dāng)加入旁路電容與去耦電容； 注意適當(dāng)加入測試點和0歐電阻以方便調(diào)試時測試用； 注意適當(dāng)加入0歐電阻、電感和磁珠（專用于抑制信號線、電源線上的高頻噪聲和尖峰干擾）以實現(xiàn)抗干擾和阻抗匹配；(2)PCB設(shè)計階段自己設(shè)計的元器件封裝要特別注意以防止板打出來后元器件無法焊接； FM部分走線要盡量短而粗，電源和地線也要盡可能粗； 旁路電容、晶振要盡量靠近芯片對應(yīng)管腳； 注意美觀與使用方便；(3)投板說明自己需要的工藝以及對制板的要求；(4)元器件焊接防止出現(xiàn)芯片焊錯位置，管腳不對應(yīng)； 防止出現(xiàn)虛焊、漏焊、搭焊等；(5)模塊化調(diào)試先調(diào)試電源模塊，然后調(diào)試控制模塊，然后再調(diào)試其它模塊； 上電時動作要迅速，發(fā)現(xiàn)不會出現(xiàn)短路時在徹底接通電源； 調(diào)試一個模塊時適當(dāng)隔離其它模塊； 各模塊的技術(shù)指標(biāo)一定要大于客戶的要求；(6)整機(jī)調(diào)試如提高靈敏度等問題4、基爾霍夫定理KCL：電路中的任意節(jié)點，任意時刻流入該節(jié)點的電流等于流出該節(jié)點的電流（ KVL同理）5、描述反饋電路的概念，列舉他們的應(yīng)用反饋是將放大器輸出信號(電壓或電流)的一部分或全部，回收到放大器輸入端與輸入信號進(jìn)行比較(相加或相減)，并用比較所得的有效輸入信號去控制輸出，負(fù)反饋可以用來穩(wěn)定輸出信號或者增益，也可以擴(kuò)展通頻帶，特別適合于自動控制系統(tǒng)。正反饋可以形成振蕩，適合振蕩電路和波形發(fā)生電路。6、負(fù)反饋種類及其優(yōu)點電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋 降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴(kuò)展，放大器的通頻帶，自動調(diào)節(jié)作用7、放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法頻率補償是為了改變頻率特性，減小時鐘和相位差，使輸入輸出頻率同步 相位補償通常是改善穩(wěn)定裕度，相位補償與頻率補償?shù)哪繕?biāo)有時是矛盾的 不同的電路或者說不同的元器件對不同頻率的放大倍數(shù)是不相同的，如果輸入信號不是單一頻率，就會造成高頻放大的倍數(shù)大，低頻放大的倍數(shù)小，結(jié)果輸出的波形就產(chǎn)生了失真 放大電路中頻率補償?shù)哪康模阂皇歉纳品糯箅娐返母哳l特性，二是克服由于引入負(fù)反饋而可能出現(xiàn)自激振蕩現(xiàn)象，使放大器能夠穩(wěn)定工作。 在放大電路中，由于晶體管結(jié)電容的存在常常會使放大電路頻率響應(yīng)的高頻段不理想，為了解決這一問題，常用的方法就是在電路中引入負(fù)反饋。然后，負(fù)反饋的引入又引入了新的問題，那就是負(fù)反饋電路會出現(xiàn)自激振蕩現(xiàn)象，所以為了使放大電路能夠正常穩(wěn)定工作，必須對放大電路進(jìn)行頻率補償。 頻率補償?shù)姆椒梢苑譃槌把a償和滯后補償，主要是通過接入一些阻容元件來改變放大電路的開環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相環(huán)8、有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件 R、L 和 C 組成； 有源濾波器：集成運放和 R、C 組成，具有不用電感、體積小、重量輕等優(yōu)點。集成運放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。9、名詞解釋：SRAM、SSRAM、SDRAM、壓控振蕩器(VCO)SRAM：靜態(tài) RAM ；DRAM：動態(tài) RAM；SSRAM ：Synchronous Static Random Access Memory 同步靜態(tài)隨機(jī)訪問存儲器，它的一種類型的 SRAM。SSRAM 的所有訪問都在時鐘的上升/下降沿啟動。地址、數(shù)據(jù)輸入和其它控制信號均與時鐘信號相關(guān)。 這一點與異步 SRAM 不同，異步 SRAM 的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM：Synchronous DRAM 同步動態(tài)隨機(jī)存儲器。10、名詞解釋：IRQ、BIOS 、USB、VHDL 、SDR。(1) IRQ：中斷請求(2)BIOS：BIOS 是英文"Basic Input Output System"的縮略語，直譯過來后中文名稱就是"基本輸入輸出系統(tǒng)"。其實，它是一組固化到計算機(jī)內(nèi)主板上一個 ROM 芯片上的程序，它保存著計算機(jī)最重要的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)后自檢程序和系統(tǒng)自啟動程序。其主要功能是為計算機(jī)提供最底層的、最直接的硬件設(shè)置和控制。(3) USB：USB ，是英文 Universal Serial BUS（通用串行總線）的縮寫，而其中文簡稱為“通串線，是一個外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。(4) VHDL：VHDL 的英文全寫是：VHSIC（Very High Speed Integrated Circuit ） Hardware Description Language.翻譯成中文就是超高速集成電路硬件描述語言。主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。(5) SDR：軟件無線電，一種無線電廣播通信技術(shù)，它基于軟件定義的無線通信協(xié)議而非通過硬連線實現(xiàn)。換言之，頻帶、空中接口協(xié)議和功能可通過軟件下載和更新來升級，而不用完全更換硬件。SDR針對構(gòu)建多模式、多頻和多功能無線通信設(shè)備的問題提供有效而安全的解決方案。11、單片機(jī)上電后沒有運轉(zhuǎn)，首先要檢查什么首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的 5V。接下來就是檢查復(fù)位引腳電壓是否正常。分別測量按下復(fù)位按鈕和放開復(fù)位按鈕的電壓值，看是否正確。然后再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應(yīng)該使用示波器探頭的“ X10”檔。 另一個辦法是測量復(fù)位狀態(tài)下的 IO 口電平，按住復(fù)位鍵不放，然后測量IO 口(沒接外部上拉的 P0口除外)的電壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒有起振。另外還要注意的地方是，如果使用片內(nèi) ROM 的話(大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴(kuò) ROM 的了)，一定要將 EA 引腳拉高，否則會出現(xiàn)程序亂跑的情況。 如果系統(tǒng)不穩(wěn)定的話，有時是因為電源濾波不好導(dǎo)致的。在單片機(jī)的電源引腳跟地引腳之間接上一個0.1uF 的電容會有所改善。如果電源沒有濾波電容的話，則需要再接一個更大濾波電容，例如 220uF 的。遇到系統(tǒng)不穩(wěn)定時，就可以并上電容試試(越靠近芯片越好)。12、最基本的三極管曲線特性答：三極管的曲線特性即指三極管的伏安特性曲線，包括輸入特性曲線和輸出特性曲線。輸入特性是指三極管輸入回路中，加在基極和發(fā)射極的電壓 VBE 與由它所產(chǎn)生的基極電流 I B 之間的關(guān)系。輸出特性通常是指在一定的基極電流 I B控制下，三極管的集電極與發(fā)射極之間的電壓 VCE 同集電極電流 IC 的關(guān)系

圖(1)典型輸入特性曲線

圖(2)典型輸出特性曲線

圖(3)直、交流負(fù)載線，功耗線13、什么是頻率響應(yīng)，怎么才算是穩(wěn)定的頻率響應(yīng)，簡述改變頻率響應(yīng)曲線的幾個方法答：這里僅對放大電路的頻率響應(yīng)進(jìn)行說明。在放大電路中，由于電抗元件(如電容、電感線圈等)及晶體管極間電容的存在，當(dāng)輸入信號的頻率過低或過高時，放大電路的放大倍數(shù)的數(shù)值均會降低，而且還將產(chǎn)生相位超前或之后現(xiàn)象。也就是說，放大電路的放大倍數(shù)(或者稱為增益)和輸入信號頻率是一種函數(shù)關(guān)系，我們就把這種函數(shù)關(guān)系成為放大電路的頻率響應(yīng)或頻率特性。 放大電路的頻率響應(yīng)可以用幅頻特性曲線和相頻特性曲線來描述，如果一個放大電路的幅頻特性曲線是一條平行于 x 軸的直線(或在關(guān)心的頻率范圍內(nèi)平行于 x 軸)，而相頻特性曲線是一條通過原點的直線(或在關(guān)心的頻率范圍是條通過原點的直線)，那么該頻率響應(yīng)就是穩(wěn)定的 改變頻率響應(yīng)的方法主要有：(1)改變放大電路的元器件參數(shù)；(2)引入新的元器件來改善現(xiàn)有放大電路的頻率響應(yīng)；(3)在原有放大電路上串聯(lián)新的放大電路構(gòu)成多級放大電路。14、給出一個差分運放，如何進(jìn)行相位補償，并畫補償后的波特圖答：隨著工作頻率的升高，放大器會產(chǎn)生附加相移，可能使負(fù)反饋變成正反饋而引起自激。進(jìn)行相位補償可以消除高頻自激。相位補償?shù)脑硎牵涸诰哂懈叻糯蟊稊?shù)的中間級，利用一小電容 C（幾十～幾百微微法）構(gòu)成電壓并聯(lián)負(fù)反饋電路?？梢允褂秒娙菪Ｕ?、 RC 校正分別對相頻特性和幅頻特性進(jìn)行修改。 波特圖就是在畫放大電路的頻率特性曲線時使用對數(shù)坐標(biāo)。波特圖由對數(shù)幅頻特性和對數(shù)相頻特性兩部分組成，它們的橫軸采用對數(shù)刻度 lg f ，幅頻特性的縱軸采用 lg |Au|表示，單位為 dB；相頻特性的縱軸仍用φ表示。

15、基本放大電路的種類及優(yōu)缺點，廣泛采用差分結(jié)構(gòu)的原因基本放大電路按其接法分為共基、共射、共集放大電路。 共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻帶較窄 共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數(shù)和輸出電阻與共射放大電路相當(dāng)，頻率特性是三種接法中最好的電路。常用于寬頻帶放大電路。 共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸出電阻最小的電路，并具有電壓跟隨的特點。常用于電壓大電路的輸入級和輸出級，在功率放大電路中也常采用射極輸出的形式。 廣泛采用差分結(jié)構(gòu)的原因是差分結(jié)構(gòu)可以抑制溫度漂移現(xiàn)象。16、給出一差分電路，已知其輸出電壓Y+和Y-，求共模分量和差模分量設(shè)共模分量是Yc，差模分量是Yd，則可知其輸 Y+=Yc+Yd Y-=Yc-Yd可得 Yc=(Y+ + Y-)/2 Yd=(Y+ - Y-)/217、畫出一個晶體管級的運放電路,說明原理下圖(a)給出了單極性集成運放 C14573 的電路原理圖，圖(b)為其放大電路部分：

圖(a) C14573電路原理圖圖(b) C14573的放大電路部分 圖(a)中 T1，T2 和T7管構(gòu)成多路電流源，為放大電路提供靜態(tài)偏置電流，把偏置電路簡化后，就可得到圖(b)所示的放大電路部分。 第一級是以 P 溝道管T3 和T4為放大管、以 N 溝道管T5 和T6管構(gòu)成的電流源為有源負(fù)載，采用共源形式的雙端輸入、單端輸出差分放大電路。由于第二級電路從T8 的柵極輸入，其輸入電阻非常大，所以使第一級具有很強(qiáng)的電壓放大能力。 第二級是共源放大電路，以 N溝道管T8 為放大管，漏極帶有源負(fù)載，因此也具有很強(qiáng)的電壓放大能力。但其輸出電阻很大，因而帶負(fù)載能力較差。電容 C起相位補償作用。18、電阻R和電容 C串聯(lián)，輸入電壓為R和C 之間的電壓，輸出電壓分別為 C上電壓和R上電壓，求這兩種電路輸出電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng) RC<

從電路的頻率響應(yīng)不難看出輸出電壓加在 C上的為低通濾波器，輸出電壓加在 R上的為高通濾波器，RC<Vth，當(dāng)輸出到達(dá) VDD-Vth 時管子已經(jīng)關(guān)斷了。 所以當(dāng)柵壓為 VDD時，源級的最高輸出電壓只能為 VDD-Vth。這叫閾值損失。N 管的輸出要比柵壓損失一個閾值電壓。因此不宜用 N 管傳輸高電平。P 管的輸出也會比柵壓損失一個閾值。同理柵壓為0時，P 管源級的輸出電壓范圍為 VDD到｜Vth ｜，因此不宜用 P管傳遞低電平。21、畫電流偏置的產(chǎn)生電路，并解釋?；镜钠秒娏鳟a(chǎn)生電路包括鏡像電流源、比例電流源和微電流源三種。 下面以鏡像電流源電路為例進(jìn)行說明：

22、畫出施密特電路，求回差電壓。答：下圖是用 CMOS 反相器構(gòu)成的施密特電路：

因此回差電壓為： 23、LC 正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。答：主要有兩種基本類型：電容三點式電路和電感三點式電路。下圖中?(a)和(b)?分別給出了其原理電路及其等效電路

(a)電容三點式振蕩電路

(b)電感三點式振蕩電路24、DAC 和 ADC 的實現(xiàn)各有哪些方法？實現(xiàn) DAC 轉(zhuǎn)換的方法有：權(quán)電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換，倒梯形網(wǎng)絡(luò) D/A 轉(zhuǎn)換，權(quán)電流網(wǎng)絡(luò) D/A 轉(zhuǎn)換、權(quán)電容網(wǎng)絡(luò) D/A 轉(zhuǎn)換以及開關(guān)樹形 D/A 轉(zhuǎn)換等。 實現(xiàn) ADC 轉(zhuǎn)換的方法有：并聯(lián)比較型 A/D 轉(zhuǎn)換，反饋比較型 A/D 轉(zhuǎn)換，雙積分型 A/D 轉(zhuǎn)換和 V-F 變換型 A/D 轉(zhuǎn)換。25、A/D電路組成、工作原理A/D 電路由取樣、量化和編碼三部分組成，由于模擬信號在時間上是連續(xù)信號而數(shù)字信號在時間上是離散信號，因此 A/D 轉(zhuǎn)換的第一步就是要按照奈奎斯特采樣定律對模擬信號進(jìn)行采樣。又由于數(shù)字信號在數(shù)值上也是不連續(xù)的，也就是說數(shù)字信號的取值只有有限個數(shù)值，因此需要對采樣后的數(shù)據(jù)盡量量化，使其量化到有效電平上，編碼就是對量化后的數(shù)值進(jìn)行多進(jìn)制到二進(jìn)制二進(jìn)制的轉(zhuǎn)換。26、為什么一個標(biāo)準(zhǔn)的倒相器中 P 管的寬長比要比 N 管的寬長比大？和載流子有關(guān)，P管是空穴導(dǎo)電，N管電子導(dǎo)電，電子的遷移率大于空穴，同樣的電場下，N管的電流大于P管，因此要增大P管的寬長比，使之對稱，這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電和放電是時間相等27、鎖相環(huán)有哪幾部分組成?鎖相環(huán)路是一種反饋控制電路，簡稱鎖相環(huán)（ PLL）鎖相環(huán)的特點是：利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位。因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。 鎖相環(huán)在工作的過程中，當(dāng)輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來鎖相環(huán)通常由鑒相器（ PD）、環(huán)路濾波器（LF）和壓控振蕩器（ VCO）三部分組成。 鎖相環(huán)中的鑒相器又稱為相位比較器，它的作用是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信號轉(zhuǎn)換成電壓信號輸出，該信號經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓，對振蕩器輸出信號的頻率實施控制。28、用邏輯門和COMS電路實現(xiàn)AB+CD這里使用與非門實現(xiàn)：

(a)用邏輯門實現(xiàn)

(b)用CMOS電路組成的與非門 圖(a)給出了用與非門實現(xiàn) AB+CD，圖(b)給出了用 CMOS 電路組成的與非門，將圖(b)代入圖(a)即可得到用 CMOS 電路實現(xiàn) AB+CD 的電路。29、用一個二選一mux和一個inv實現(xiàn)異或假設(shè)輸入信號為 A、B ，輸出信號為 Y=A’B+AB ’。則用一個二選一 mux和一個 inv 實現(xiàn)異或的電路如下圖所示：

原文標(biāo)題：這里有硬件工程師的面試題，你敢來試試嗎？

文章出處：【微信公眾號：電源聯(lián)盟】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。