0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

多層PCB疊層細(xì)節(jié)規(guī)劃:節(jié)省時(shí)間和成本的最佳選擇

PCB設(shè)計(jì) ? 2020-09-14 17:01 ? 次閱讀

當(dāng)我們?yōu)?a target="_blank">印刷電路板設(shè)計(jì)規(guī)劃層配置時(shí)。盡管似乎更少的層意味著更低的成本,更多層會(huì)增加了成本,但這實(shí)際上并不是影響成本的全部因素。為了幫助您確定設(shè)計(jì)的平衡點(diǎn),讓我們看一下多層PCB堆疊計(jì)劃中應(yīng)考慮的一些細(xì)節(jié)。

計(jì)算多層PCB堆疊計(jì)劃中的成本

一個(gè)簡(jiǎn)單明了的事實(shí)是,制造多層印刷電路板的基本成本將超過單面或雙面板。通常,四層板的成本幾乎是同尺寸單層或雙層板的兩倍。從那里開始,每增加一層,就會(huì)增加20%左右。但是,決定電路板總成本的不僅僅是層數(shù)。

為了確定電路板的總成本,您需要考慮許多其他問題

l電路板的尺寸,形狀和厚度。

l表面光潔度。

l銅重量。

l鉆孔數(shù)量和不同的鉆孔尺寸。

l電路密度。

所有細(xì)節(jié)都需要考慮,只有這樣才能準(zhǔn)確了解實(shí)際成本是多少。或許是為了在板上節(jié)省成本,您將增加鉆孔數(shù)量和電路密度。試圖將更多的電路壓入更少的層不一定是最佳選擇,因?yàn)橛捎趶?fù)雜性,它可能會(huì)增加設(shè)計(jì)和制造費(fèi)用。

另一方面,在多層設(shè)計(jì)中堅(jiān)持使用一定數(shù)量的層,而不是尋找減少層數(shù)的方法,最終也將使您花費(fèi)更多。關(guān)鍵是要徹底分析需求,才能可以做出明智的決定。這也意味著在成本分析中還要考慮電路板的信號(hào)性能。

高速設(shè)計(jì)PCB堆疊注意事項(xiàng)

即使在最簡(jiǎn)單的設(shè)計(jì)上,PCB設(shè)計(jì)也隨著越來(lái)越多的高速電路而不斷發(fā)展。曾經(jīng)與簡(jiǎn)單的單層或雙層板配合使用的設(shè)計(jì)現(xiàn)在可能需要多層,以支持它們現(xiàn)在包含的高速電路。

在某些情況下,高速走線路由可能需要與其他走線隔離,以防止串?dāng)_。擴(kuò)展路由以支持這種隔離可能需要在設(shè)計(jì)中添加其他路由層。

高速設(shè)計(jì)可能還需要非標(biāo)準(zhǔn)的電路板材料和特定的層厚度來(lái)進(jìn)行阻抗控制的布線。為了適應(yīng)帶狀線的布線要求,需要將信號(hào)層與高速傳輸線夾在兩個(gè)接地層之間。

使用雙帶狀線配置時(shí),需要將兩個(gè)相鄰的信號(hào)層夾在一對(duì)接地層之間。如您所見,高速電路不僅需要額外的信號(hào)層來(lái)布線,而且還需要額外的電源層和接地層。

電源和接地層堆疊規(guī)劃

當(dāng)高速傳輸線在PCB的表面層上布線時(shí),它們下方將需要一個(gè)堅(jiān)固的接地層。這是微帶路由配置,正如我們已經(jīng)看到的,帶狀線路由要求信號(hào)路由層夾在兩個(gè)接地層之間。

利用這些布線配置以及所有這些電路所需的不同電壓,設(shè)計(jì)中電源層和接地層的數(shù)量最終可能會(huì)占據(jù)板層堆疊的主導(dǎo)地位。這是需要認(rèn)真進(jìn)行多層PCB堆疊計(jì)劃的地方,以便仔細(xì)管理所需的層數(shù)。

有幫助的一件事是將多個(gè)電壓組合到一個(gè)平面層上。分割電源平面或接地平面對(duì)于減少設(shè)計(jì)中所需的總板層數(shù)量很有幫助,但同時(shí)也會(huì)帶來(lái)新的問題。最重要,避免在分開的接地面上布線高速走線。

如果您的路由要求在其下方有一個(gè)接地平面作為返回路徑,則將該平面拆分成不同的電壓會(huì)破壞返回路徑,并可能導(dǎo)致各種信號(hào)完整性問題。這并不意味著您不應(yīng)該使用拆分平面,只是在使用路由時(shí)要格外小心。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路板設(shè)計(jì)

    關(guān)注

    1

    文章

    127

    瀏覽量

    16501
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4688

    瀏覽量

    85656
  • PCB布線
    +關(guān)注

    關(guān)注

    20

    文章

    463

    瀏覽量

    42058
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3494

    瀏覽量

    4526
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    多層PCB實(shí)物拆解

    順便科普一下相關(guān)知識(shí),本文主要從以下三個(gè)方面進(jìn)行講解。 PCB的組成和概念 PCB的內(nèi)部結(jié)構(gòu)及設(shè)計(jì) 多層
    的頭像 發(fā)表于 12-19 10:14 ?284次閱讀
    <b class='flag-5'>多層</b><b class='flag-5'>PCB</b>實(shí)物拆解

    使用瑞薩AnalogPAK SLG47001/03節(jié)省開發(fā)時(shí)間

    在當(dāng)今快速發(fā)展的技術(shù)市場(chǎng)中,對(duì)更快、更高效的產(chǎn)品開發(fā)的需求比以往任何時(shí)候都高。企業(yè)一直在尋找簡(jiǎn)化流程和縮短上市時(shí)間的方法。有助于節(jié)省時(shí)間、簡(jiǎn)化設(shè)計(jì)和降低成本的產(chǎn)品對(duì)于保持競(jìng)爭(zhēng)力至關(guān)重要。
    的頭像 發(fā)表于 12-12 10:54 ?194次閱讀
    使用瑞薩AnalogPAK SLG47001/03<b class='flag-5'>節(jié)省</b>開發(fā)<b class='flag-5'>時(shí)間</b>

    快充電線:高效充電體驗(yàn)的必備神器

    線是指支持快速充電技術(shù)的充電線。它們采用優(yōu)化的電路設(shè)計(jì)和高質(zhì)量的材料,能夠以更快的速度為設(shè)備充電,同時(shí)還能保護(hù)電池健康。 快充電線的優(yōu)勢(shì) 節(jié)省時(shí)間 快充電線的主要優(yōu)勢(shì)之一是節(jié)省時(shí)間。相比普通充電線,快充電線可以在
    的頭像 發(fā)表于 08-30 18:05 ?1107次閱讀

    DNP3設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    網(wǎng)關(guān)可將DNP3協(xié)議設(shè)備數(shù)據(jù)轉(zhuǎn)成CCLink協(xié)議轉(zhuǎn)發(fā),實(shí)現(xiàn)不同協(xié)議設(shè)備間數(shù)據(jù)交換。配置簡(jiǎn)單,節(jié)省時(shí)間和人力成本,支持多種協(xié)議和工業(yè)應(yīng)用,設(shè)備長(zhǎng)期穩(wěn)定工作。
    的頭像 發(fā)表于 08-20 09:34 ?539次閱讀
    DNP3設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    iec61850設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    案例說(shuō)明使用VFBOX網(wǎng)關(guān)采集IEC61850設(shè)備數(shù)據(jù)并轉(zhuǎn)成CCLink協(xié)議轉(zhuǎn)發(fā)。網(wǎng)關(guān)支持多種協(xié)議轉(zhuǎn)換,實(shí)現(xiàn)不同設(shè)備間互聯(lián)互通。通過簡(jiǎn)單配置,節(jié)省時(shí)間人力成本,設(shè)備長(zhǎng)期穩(wěn)定工作。
    的頭像 發(fā)表于 08-15 09:23 ?303次閱讀
    iec61850設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    opc ua設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    設(shè)置網(wǎng)關(guān)采集OPCUA設(shè)備數(shù)據(jù)并轉(zhuǎn)為CCLink協(xié)議轉(zhuǎn)發(fā),實(shí)現(xiàn)不同協(xié)議設(shè)備間數(shù)據(jù)交換。網(wǎng)關(guān)支持多種協(xié)議轉(zhuǎn)換,操作簡(jiǎn)單,節(jié)省時(shí)間人力成本,長(zhǎng)期穩(wěn)定工作。
    的頭像 發(fā)表于 08-14 09:44 ?290次閱讀
    opc ua設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    電力IEC104設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    網(wǎng)關(guān)采集IEC104設(shè)備數(shù)據(jù)并轉(zhuǎn)成CCLink協(xié)議轉(zhuǎn)發(fā)。支持多種協(xié)議和現(xiàn)場(chǎng)總線,實(shí)現(xiàn)設(shè)備間互聯(lián)互通。配置簡(jiǎn)單,不修改設(shè)備程序,長(zhǎng)期穩(wěn)定工作,節(jié)省時(shí)間和人力成本。
    的頭像 發(fā)表于 08-07 09:43 ?311次閱讀
    電力IEC104設(shè)備數(shù)據(jù) 轉(zhuǎn) CCLink IE Field Basic項(xiàng)目案例

    釋放DOE的能量,快速確定最佳工藝設(shè)置,節(jié)省時(shí)間、成本和資源

    摘要:用統(tǒng)計(jì)方法優(yōu)化高耗能行業(yè)的能耗和產(chǎn)量
    的頭像 發(fā)表于 07-15 10:43 ?355次閱讀

    PCB多層板為什么都是偶數(shù)?奇數(shù)不行嗎?

    因素: PCB設(shè)計(jì)為偶數(shù)的原因 1. 生產(chǎn)工藝: SMT貼片工廠通常使用雙面覆銅的核心板材,這意味著電路板的導(dǎo)電平面通常保存在雙面覆銅的芯
    的頭像 發(fā)表于 07-03 09:36 ?556次閱讀

    科技驅(qū)動(dòng)未來(lái),提升AI算力,GPU擴(kuò)展正當(dāng)時(shí)

    GPU可以大幅縮短AI算法的訓(xùn)練和推斷時(shí)間,從而節(jié)省時(shí)間成本
    的頭像 發(fā)表于 04-16 18:22 ?969次閱讀
    科技驅(qū)動(dòng)未來(lái),提升AI算力,GPU擴(kuò)展正當(dāng)時(shí)

    PCB設(shè)計(jì)大揭秘:為什么多層板層數(shù)總是偶數(shù)?

    PCB是四和六板。那為何大家會(huì)有“PCB設(shè)計(jì)中多層板為什么都是偶數(shù)?”這種疑問呢?相對(duì)來(lái)說(shuō)
    的頭像 發(fā)表于 04-11 09:40 ?557次閱讀

    什么是PCB?PCB設(shè)計(jì)原則

    對(duì)于信號(hào),通常每個(gè)信號(hào)都與內(nèi)電直接相鄰,與其他信號(hào)有有效的隔離,以減小串?dāng)_。在設(shè)計(jì)過程中,可以考慮多層參考地平面,以增強(qiáng)電磁吸收能力
    的頭像 發(fā)表于 04-10 16:02 ?2443次閱讀
    什么是<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>?<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)原則

    請(qǐng)問一下CMake和Make之間的區(qū)別有哪些?

    CMake和Make是構(gòu)建軟件,其工作涉及將源代碼轉(zhuǎn)換為可執(zhí)行程序。CMake和Make是旨在實(shí)現(xiàn)構(gòu)建過程自動(dòng)化的工具,幫助開發(fā)者節(jié)省時(shí)間和精力。
    的頭像 發(fā)表于 02-27 11:44 ?1772次閱讀

    PCB設(shè)計(jì)優(yōu)化ESD性能設(shè)計(jì)

    良好的PCB設(shè)計(jì)能夠?yàn)楦咚傩盘?hào)回流提供完整的路徑,縮小信號(hào)環(huán)路面積,降低信號(hào)耦合靜電放電噪聲干擾的能力。良好的PCB
    發(fā)表于 01-19 10:00 ?583次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)優(yōu)化ESD性能設(shè)計(jì)

    各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)設(shè)計(jì)

    今天畫了幾張多層PCB電路板內(nèi)部結(jié)構(gòu)圖,用立體圖形展示各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)。
    發(fā)表于 01-02 10:10 ?902次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)的<b class='flag-5'>PCB</b>圖內(nèi)部架構(gòu)設(shè)計(jì)