0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在VHDL中解決綜合工具使用轉(zhuǎn)化問題

電子設(shè)計(jì) ? 來源:單片機(jī)與嵌入式系統(tǒng)應(yīng)用 ? 作者:朱國魂,周婭 ? 2020-09-11 18:03 ? 次閱讀

引言

VHDL是一種硬件描述語言,于1983年被IEEE制定為國際標(biāo)準(zhǔn)IEEE1076。近年來國內(nèi)引進(jìn)和出版了不少教材,使其在國內(nèi)得到迅速推廣。由于VHDL最初目的是為了實(shí)現(xiàn)硬件的建模而被提出的,所以其措施能力超越了數(shù)字邏輯集成電路的范圍。而現(xiàn)有的EDA工具基本上只能支持VHDL的子集,特別是針對FPGA/CPLD器件進(jìn)行的不同的綜合工具,其綜合子集并非統(tǒng)一,不少初學(xué)者很難掌握。即使是部分有經(jīng)驗(yàn)的設(shè)計(jì)者,對于通常高級語言中都會涉及的循環(huán)語句,在VHDL中往往也不能運(yùn)用自如,甚至無法表達(dá)此類邏輯,從而限制了VHDL的應(yīng)用水平。例如,VHDL的并行堆排序描述就是一個(gè)比較典型的例子。該實(shí)例十分類似通常數(shù)據(jù)結(jié)構(gòu)的描述,推廣前景誘人;但只能通過仿真,卻不能在目前任何一個(gè)EDA工具進(jìn)行綜合,導(dǎo)致無實(shí)用價(jià)值。

本文從高級語言涉及最多的Loop語句出發(fā),討論如何在VHDL中解決這類問題。

1 無法綜合的Loop動態(tài)條件

VHDL中Loop表達(dá)式有三種體現(xiàn)形式:While……Loop、For……Loop和單獨(dú)的Loop語句。它還支持Next、Exit和標(biāo)號,因此,循環(huán)語句的表達(dá)能力大于常規(guī)的C或PASCAL語言。程序1是利用For語句和While語句描述插入算法的部分代碼。

程序1 不可綜合的VHDL循環(huán)語句

……

for I in 2 to Length loop ---Length為一個(gè)變量

Temp:=MyList(I);

J:=I;

While(j》1)and MyList(j-1) MyList(j):=MyList(j-1);

j:=j-1;

End loop;

MyList(j):=Temp;

End loop;

……

對于第一個(gè)For語句,EDA工具Synplify綜合時(shí)將會給出無邊界的范圍錯誤提示。

@E:“H:.vhd”|for loops with unbound ranges should contain w wait statement

即使部分優(yōu)秀的綜合工具,例如ORCAD Express、Mentor Grpahs QuickHDL等能夠綜合第一個(gè)For語句,也無法支持第二個(gè)While條例表達(dá)式。ORCAD Express將給出表達(dá)式不可靜態(tài)計(jì)算的錯誤提示。

。.vhd(45):Error,expression does not evaluate to a constant.

由于程序1在C程序員看來是沒有問題的,因此,初學(xué)者往往不能解決好此類問題,從而使學(xué)習(xí)陷入困境,無法充分利用VHDL來表述邏輯。

2 直接代換法

對于第一類無邊界的范圍錯誤問題,可以用循環(huán)的綜合機(jī)制轉(zhuǎn)化為相應(yīng)的語句。例如下面代碼:

for I in 0 to 1 loop

Out_Bus(i)《=In_Bus(i);

End loop;

其對應(yīng)綜合后的電路見圖1。

圖1 For語句的綜合示例

相應(yīng)的,也可以用下列語句直接代入代換:

Out_Bus(0)《=In_Bus(0);

Out_Bus(1)《=In_Bus(1);

程序1可以采用下列VHDL代碼表示:

K:=2;

Temp:=MyList(2);

If(MyList(1) MyList(2):=MyList(1);

J:=1;

End if;

MyList(J):=Temp;

J:=3;

Temp:=MyList(3);

If(MyList(2) MyList(3):=MyList(2);

J:=2;

End if;

If(MyList(1) MyList(2):=MyList(1);

J:=1;

End if;

MyList(J):=Temp;

……

然而,這種使用方法要求設(shè)計(jì)者清楚循環(huán)條件一定會執(zhí)行的次數(shù),否則將無法實(shí)施。當(dāng)循環(huán)次數(shù)比較大時(shí),代碼編寫工作量將十分龐大,因此可以采用第二種方法——邊界擴(kuò)充法。

3 邊界擴(kuò)充法

邊界擴(kuò)充法是指在邊界未定時(shí),可以將邊界定為最大可能的范圍,即用靜態(tài)表達(dá)來替代。例如程序1的代碼可以改寫為:

constant MAX:integer=100; --MAX必須大于MyLen所有可能的取值

……

Out_loop:for I in 2 to MAX loop

Exit out_loop when I》MyLen; --MyLen為變量

Temp:=MyList(I);

countj:=I;

inter_loop:for j in I downto 2 loop

countj:=j;

exit inter_loop when MyList(j-1) MyList(j):=MyList(j-1);

End loop;

MyList(countj):=Temp;

End loop;

盡管這種方法可以處理未知邊界和未定表達(dá)式的情況,但十分消耗空間,特別是當(dāng)MyLen相對MAX比較小的時(shí)候,代價(jià)非常大。此時(shí),可以利用時(shí)間換空間的方法進(jìn)行轉(zhuǎn)換。

4 計(jì)數(shù)器法

計(jì)數(shù)器法是指引入時(shí)鐘和計(jì)數(shù)器,用計(jì)數(shù)器對邊界條件進(jìn)行控制,也可以將動態(tài)表達(dá)式直接代入轉(zhuǎn)化相應(yīng)的靜態(tài)表達(dá)式。例如,上述代碼的For條件可以用下列代碼替換:

if(Reset=‘1‘)then

I:=2;

Elsif clk=‘1‘a(chǎn)nd clk‘event then

Temp:=MyList(I);

J:=2;

While(j》1)and MyList(j-1) MyList(j):=MyList(j-1);

j:=j-1;

End loop;

MyList(j):=Temp;

I:=(I+1);

If(I=MyLen+1)then I:=2;end if;

End if;

相比原來的代碼,引入了1個(gè)時(shí)鐘和1個(gè)復(fù)位。但綜合開銷最大的循環(huán)語句卻被取代了,因此,綜合產(chǎn)生門的數(shù)目將大幅度下降,但處理時(shí)間將相應(yīng)延長到原來循環(huán)條件范圍。

本刊網(wǎng)絡(luò)補(bǔ)充版中發(fā)表了四個(gè)源代碼,分別為不可綜合例子、直接代換法、邊界擴(kuò)充法和計(jì)算器法,內(nèi)部都有相應(yīng)注釋。其中計(jì)數(shù)器法改進(jìn)為雙計(jì)數(shù)器方法。

結(jié)語

以上三種方法各有優(yōu)缺點(diǎn),不可一概而論,可以根據(jù)實(shí)際情況處理。直接代換法一般用于循環(huán)次數(shù)少的情況;邊界擴(kuò)充法一般用于循環(huán)次數(shù)接近最大邊界時(shí);計(jì)數(shù)器方法一般用于芯片內(nèi)部時(shí)鐘相對信號時(shí)鐘快許多的情況。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21736

    瀏覽量

    603419
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1248

    瀏覽量

    169367
  • vhdl
    +關(guān)注

    關(guān)注

    30

    文章

    817

    瀏覽量

    128139
收藏 人收藏

    評論

    相關(guān)推薦

    VHDL轉(zhuǎn)化為verilogprocess既有 :=和<= 賦值,怎么轉(zhuǎn)?。???

    VHDL轉(zhuǎn)化為verilogprocess既有:=和
    發(fā)表于 01-16 15:58

    在verilog調(diào)用VHDL模塊

    郁悶了,表示只看過VHDL語法但沒寫過。暫且不說VHDL模塊的內(nèi)容,我應(yīng)該如何在測試平臺中例化它并對它進(jìn)行測試呢?稍微查了一下,其實(shí)很簡單,只要把VHDL
    發(fā)表于 07-09 01:14

    何在vhdl代碼編寫Expectation maximization algo

    PLZ任何機(jī)構(gòu)都可以建議我如何在vhdl代碼編寫Expectation maximization algo。我知道理論,但無法理解編碼的方式.plzzzzz的幫助。以上來自于谷歌翻譯以下為原文
    發(fā)表于 01-23 07:02

    何在vhdl寫文本長凳?

    嘿,你能不能告訴我如何在vhdl寫文本長凳。是否有任何語法。請指導(dǎo)并告訴我是否有任何書籍供測試工作臺使用.thankyou尚卡爾米什拉
    發(fā)表于 11-07 07:41

    何在VHDL代碼實(shí)例化LVDS緩沖區(qū)嗎?

    嗨,我正在為VC707eval板實(shí)現(xiàn)一個(gè)簡單的VHDL程序,并且很難使用系統(tǒng)時(shí)鐘。時(shí)鐘是LVDS 200 Hz時(shí)鐘。我在XDC文件定義了SYSCLK_P / _N引腳。需要在代碼實(shí)例化差分輸入和輸出緩沖區(qū)。你知道如
    發(fā)表于 08-14 09:08

    如何用VHDL、Verilog HDL實(shí)現(xiàn)設(shè)計(jì)輸入?

    何在ALTERA公司的Quartus II環(huán)境下用VHDL、Verilog HDL實(shí)現(xiàn)設(shè)計(jì)輸入,采用同步時(shí)鐘,成功編譯、綜合、適配和仿真,并下載到Stratix系列FPGA芯片EP1S25F780C5
    發(fā)表于 04-15 06:19

    何在VHDL解決無實(shí)用價(jià)值的問題?

    本文從高級語言涉及最多的Loop語句出發(fā),討論如何在VHDL解決這類問題。
    發(fā)表于 04-28 06:55

    VHDLLoop動態(tài)條件的可綜合轉(zhuǎn)化

    論述VHDL Loop 語句動態(tài)表達(dá)式的可綜合性問題,提出三種解決方法:直接代入法、邊界擴(kuò)充法和計(jì)數(shù)器法, 并對比這三類方法的適用性。
    發(fā)表于 04-16 09:12 ?8次下載

    VHDL語言及其應(yīng)用

    VHDL語言及其應(yīng)用的主要內(nèi)容:第一章 硬件模型概述第二章 基本的VHDL編程語言第三章 VHDL模型的組織第四章 VHDL綜合
    發(fā)表于 07-20 12:06 ?0次下載

    vhdl數(shù)字系統(tǒng)設(shè)計(jì)

    vhdl數(shù)字系統(tǒng)設(shè)計(jì)是數(shù)字電路自動化設(shè)計(jì)(EDA)入門的工具書。其內(nèi)容主要包括:用VHDL語言設(shè)計(jì)的基本組合電路、時(shí)序電路、數(shù)字綜合電路、電路圖輸入法要領(lǐng)概述、實(shí)用
    發(fā)表于 10-08 21:54 ?0次下載
    <b class='flag-5'>vhdl</b>數(shù)字系統(tǒng)設(shè)計(jì)

    在PLD開發(fā)中提高VHDL綜合質(zhì)量

    摘 要:介紹可編程邏輯器件的開發(fā)流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發(fā)的應(yīng)用,給出提高VHDL綜合質(zhì)量的幾點(diǎn)經(jīng)驗(yàn)
    發(fā)表于 06-20 12:06 ?669次閱讀
    在PLD開發(fā)中提高<b class='flag-5'>VHDL</b>的<b class='flag-5'>綜合</b>質(zhì)量

    verilog與VHDL相互轉(zhuǎn)化軟件

    一款基于verilog與VHDL相互轉(zhuǎn)化的軟件,用著很方便,很實(shí)用。
    發(fā)表于 03-21 17:26 ?20次下載

    在沒有綜合工具情況下,如何設(shè)計(jì)數(shù)字電路?

    雖然在FPGA,利用綜合工具來可以將VHDL或者Verilog代碼轉(zhuǎn)化成電路。但是作為FPGA工程師而言,在沒有
    的頭像 發(fā)表于 06-17 16:33 ?3216次閱讀

    使用FPGA設(shè)計(jì)數(shù)字電路時(shí)的綜合工具介紹

    在使用FPGA做數(shù)字電路設(shè)計(jì)的流程,綜合是其中非常重要的一個(gè)步驟。同樣的設(shè)計(jì)源代碼,無論是VHDL或Verilog HDL,采用不同的綜合工具
    發(fā)表于 07-24 15:47 ?2037次閱讀
    使用FPGA設(shè)計(jì)數(shù)字電路時(shí)的<b class='flag-5'>綜合</b><b class='flag-5'>工具</b>介紹

    何在VHDL實(shí)現(xiàn)一個(gè)簡單的寄存器

    存儲的位數(shù)上有所不同,具體取決于系統(tǒng)的配置。在本教程,我們將學(xué)習(xí)如何在 VHDL 實(shí)現(xiàn)一個(gè)簡單的寄存器。
    發(fā)表于 07-29 16:48 ?4656次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>VHDL</b><b class='flag-5'>中</b>實(shí)現(xiàn)一個(gè)簡單的寄存器