魏少軍:20nm以下制程為半導體生態(tài)系統(tǒng)帶來根本性的改變

IC設計公司與晶圓代工廠的合作將邁向類IDM模式。進入20nm制程世代，將牽動半導體設備、電子設計自動化（EDA）工具、IC電路布局與封測作業(yè)全面革新，導致產(chǎn)業(yè)鏈須投資大量資源;因此，晶圓代工廠與晶片商為避免個別財務負擔過重，將更加緊密合作，并共同分攤研發(fā)設備與人力開支，加速推進20nm以下制程問世。

中國半導體行業(yè)協(xié)會IC設計分會理事長暨清華大學微電子學研究所長魏少軍提到，SoC邁向3D架構(gòu)后，要發(fā)揮異質(zhì)晶片堆疊效益，軟體應用層的重要性將更加突顯。

中國半導體行業(yè)協(xié)會IC設計分會理事長暨清華大學微電子學研究所長魏少軍表示，20nm以下制程為半導體生態(tài)系統(tǒng)帶來根本性的改變，由單家晶圓代工廠或整合元件制造商（IDM）推動，都將面臨研發(fā)資金匱乏、技術(shù)瓶頸等問題;因此，現(xiàn)階段臺積電、格羅方德（GLOBALFOUNDRIES）與聯(lián)電等晶圓大廠，以及高通（Qualcomm）、博通（Broadcom）等重量級晶片商，均意識到集結(jié)眾人之力才是發(fā)展20、16或14nm制程的王道，開始擴大供應鏈垂直合作計劃。

魏少軍分析，市場一般認為每世代制程演進可大幅提升晶片效能并降低成本;然而，20nm以下制程技術(shù)復雜，需要新的曝光設備及EDA工具，預料僅有少數(shù)幾家業(yè)者有足夠本錢投資，在產(chǎn)能有限的情況下，成本下降幅度將大不如前。以英特爾（Intel）為例，從45到32nm可降低10.1%成本，但由32推進至22nm卻僅縮減3.3%成本，推估進入16nm降價空間將更加受限。

魏少軍也指出，多半IDM積極走向輕晶圓廠（Fablite）經(jīng)營模式，緊縮半導體設備、廠房投資計劃，主要原因除市況低迷外，跨越28nm后的先進制程研發(fā)費用龐大，且技術(shù)投資風險高得嚇人更是一大關(guān)鍵。預估未來少數(shù)晶圓代工廠與Fabless晶片商將成半導體資本支出主力，而晶圓廠也將慎選客戶，妥善利用產(chǎn)能并分散投資風險，創(chuàng)造新的類IDM合作模式。

格羅方德技術(shù)長辦公室先進技術(shù)架構(gòu)主管SubramaniKengeri透露，目前格羅方德即以類IDM策略，推展旗下28nm業(yè)務。透過與客戶一起投入早期晶片設計，將提供客制化服務并加速產(chǎn)品研發(fā)時程;未來在20nm以下制程，該公司也將沿用此一發(fā)展策略，持續(xù)加強與IC設計公司合作，進一步提高生產(chǎn)效率與降低投資風險。

另一方面，隨著20nm以下制程難度與投資劇增，業(yè)界亦已提出半導體產(chǎn)業(yè)將進入后摩爾定律（Post-Moore’sLaw）時代的看法，認為晶片制程演進將趨緩，轉(zhuǎn)向2.5D/3DIC的系統(tǒng)單晶片（SoC）技術(shù)支線發(fā)展。魏少軍認為，先進制程卡關(guān)將加速平面互補式金屬氧化物半導體制程走向盡頭，推助鰭式電晶體（FinFET）與異質(zhì)晶片堆疊技術(shù)崛起，包括晶圓代工、晶片商與封測廠均已全力展開部署。
責任編輯：tzh