0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

先進半導(dǎo)體工藝面臨哪些挑戰(zhàn)?

我快閉嘴 ? 來源:華強電子網(wǎng) ? 作者:華仔 ? 2020-09-08 14:06 ? 次閱讀

如果說摩爾定律預(yù)言了前50年的半導(dǎo)體工藝技術(shù)發(fā)展路線,那么近兩年以來半導(dǎo)體工藝可謂被智能手機智能終端設(shè)備的軍備競賽瘋狂驅(qū)動著向前。從28nm到22nm、14nm、10nm甚至7nm,在先進半導(dǎo)體工藝激烈競爭下,對數(shù)字電路越來越高的性能要求使半導(dǎo)體供應(yīng)商面臨著更多的挑戰(zhàn),基于這些要求,全行業(yè)的合作將成為一種必然,而EDA廠商、設(shè)備廠商等產(chǎn)業(yè)鏈均卯足全力因應(yīng)客戶需求。

先進設(shè)計/工藝帶來的寄生提取挑戰(zhàn)

一代又一代的半導(dǎo)體晶圓工藝提升使不斷增加的IC設(shè)計密度、性能提升和功耗節(jié)省得以實現(xiàn),但也為電路設(shè)計工程師帶來了許多新興的挑戰(zhàn)。包括創(chuàng)新的工藝特性,諸如FinFET晶體管等代表著向低功耗設(shè)計模式的轉(zhuǎn)變,這就需要EDA軟件在性能和精度方面也要有相應(yīng)的飛躍提升。

在整個設(shè)計周期內(nèi),電路設(shè)計工程師必須在性能和精準度之間權(quán)衡取舍。寄生電路參數(shù)提取也不例外。在使用較為復(fù)雜的FinFET組件的先進工藝節(jié)點上,設(shè)計工程師始終致力于追求更為嚴苛的精準度,也需要更高的性能和容量來實現(xiàn)十億級晶體管設(shè)計。事實上,在現(xiàn)代 IC 中,所有制程節(jié)點都隨著內(nèi)存、模擬電路、標準單元庫以及定制化數(shù)字內(nèi)容的混合變得日益復(fù)雜,當(dāng)工藝尺寸縮小到低于.35u或深亞微米(DSM)以下時,物聯(lián)連線所產(chǎn)生的互連寄生(電阻、電容等)變得越來越普遍的。這種復(fù)雜性為電路參數(shù)提取工具帶來了一系列不同的挑戰(zhàn),設(shè)計人員需要必須平衡精度、性能和復(fù)雜性等多重因素。

Mentor Graphics代工廠項目總監(jiān)Shu-Wen Chang解釋說:“在前段制程中,例如FinFET的推出標志著CMOS晶體管進入真正的三維器件時代。由于其源漏區(qū)以及與其周圍連接的三維結(jié)構(gòu)方式(包括本地互連和接觸通孔),導(dǎo)致了復(fù)雜性和不確定性。更新更復(fù)雜的制造工藝以及更嚴格的設(shè)計規(guī)則,使得設(shè)計師和代工廠在建模時精確地捕獲FinFET器件內(nèi)部的寄生電阻、電容,以及器件之間的相互作用是至關(guān)重要的?!彼a充到,“又例如在后段制程,雙重乃至多重曝光工藝在先進節(jié)點工藝中發(fā)揮越來越重要的作用,互連corners的數(shù)量也將顯著增多。在28納米節(jié)點,可能存在5個互連corners,但在16納米節(jié)點,會看到11至15個corners。多層掩膜版之間對不準產(chǎn)生誤差,漂移等更多復(fù)雜情況,要求設(shè)計人員評估更多寄生參數(shù)提取的corners,以驗證集成電路的時間選擇和性能,為寄生參數(shù)提取工作帶來了更大的挑戰(zhàn)。”

為了應(yīng)對這些挑戰(zhàn),Mentor Graphics推出了全新 Calibre xACT寄生電路參數(shù)提取平臺。Shu-Wen Chang表示,Calibre xACT平臺可滿足包括 14nm FinFET 在內(nèi)廣泛的模擬和數(shù)字電路參數(shù)提取需求,同時最大限度地減少 IC 設(shè)計工程師的猜測和設(shè)置功夫。 Calibre xACT 平臺可借由自動優(yōu)化電路參數(shù)提取技術(shù),針對客戶特定的工藝節(jié)點、產(chǎn)品應(yīng)用、設(shè)計尺寸大小及電路參數(shù)提取目標,實現(xiàn)精準度和周轉(zhuǎn)時間 (TAT) 的最佳組合。采用 Calibre xACT 平臺進行電路寄生參數(shù)提取在滿足最嚴格的精準度要求的同時,還讓客戶體驗到了減少高達 10 倍的周轉(zhuǎn)時間。“xACT平臺采用了Mentor獨特的算法,擁有一個可擴展架構(gòu),能在現(xiàn)代化的計算環(huán)境中充分利用多個 CPU,在不同的情況下降計算分配到不同的CPU內(nèi)核進行并行運算?!彼忉屨f,“然而,對于全芯片而言,我們需要處理數(shù)十億晶體管的設(shè)計,還包括頂層的數(shù)千萬條內(nèi)部互連。經(jīng)過客戶使用驗證,在使用8個CPU的情況下,通常每小時可提取4~8百萬個網(wǎng)表,比其他競爭產(chǎn)品快2~3倍?!?/p>

同時Shu-Wen Chang強調(diào),CalibrexACT電路參數(shù)提取平臺與整個Calibre產(chǎn)品線整合,實現(xiàn)了無縫驗證流程,其中包括用于完整晶體管級模型的CalibrenmLVS 產(chǎn)品,以及用于針對極高精準度電路參數(shù)提取應(yīng)用的CalibrexACT 3D 產(chǎn)品。此外,它還納入了第三方設(shè)計環(huán)境和格式,以確保與現(xiàn)有的設(shè)計和仿真流程相兼容。

用于先進封裝技術(shù)的檢測設(shè)備

物聯(lián)網(wǎng)和移動消費電子的爆發(fā)驅(qū)動了半導(dǎo)體市場的增長,而電子行業(yè)的最終驅(qū)動力來自于客戶對終端產(chǎn)品的需求。“消費類移動電子產(chǎn)品持續(xù)不斷地推動著生產(chǎn)更小、更快,且更強大的設(shè)備,消費者要求產(chǎn)品具有更長的續(xù)航能力,更低的價格,更豐富多彩的功能,以及更便捷的網(wǎng)絡(luò)連接。這對半導(dǎo)體技術(shù)提出了更多技術(shù)挑戰(zhàn)和風(fēng)險。例如EUV等先進的光刻工藝,新材料存儲技術(shù),2D到3D工藝轉(zhuǎn)換,工藝視窗控制以及先進封裝技術(shù)等挑戰(zhàn)?!?KLA-Tencor(科天)銷售總經(jīng)理任建宇表示。“對先進封裝技術(shù)而言,它可以帶來設(shè)備性能優(yōu)勢,例如增加帶寬以及改善能效。但是,封裝生產(chǎn)方法則更為復(fù)雜,這涉及典型的前端 IC 生產(chǎn)工藝的實施如化學(xué)機械拋光和高縱橫比蝕刻,以及獨一無二的工藝如臨時焊接和晶圓再造。例如,在封裝中,最初的鍵合尺寸是100微米,后來逐漸發(fā)展到今天的10微米。同時,線寬和間距也在不斷的縮小,由之前的10微米一直發(fā)展到今天的1微米。更多新的封裝技術(shù)仍在不斷的涌現(xiàn),比如TSV,3D封裝等。封裝復(fù)雜度在提升,導(dǎo)致封裝的成本在提高。諸如缺陷、良率等問題,‘找到才能解決’,‘能量測才能控制’,因此,在封裝技術(shù)中,檢測和量測也變得越來越重要。結(jié)合科天在前端半導(dǎo)體工藝控制中的專業(yè)技術(shù),以及在與世界級的先進封裝研發(fā)公司和產(chǎn)業(yè)聯(lián)盟合作過程中取得的經(jīng)驗,科天開發(fā)出了靈活而高效的缺陷檢測解決方案,可幫助解決從晶圓級至最終組件所遇到的封裝挑戰(zhàn),例如提升良率,降低成本,縮短上市周期,降低風(fēng)險等等?!?/p>

科天資深營銷總監(jiān)Prashant Aji認為,在封裝技術(shù)領(lǐng)域面臨著如下轉(zhuǎn)折:由移動設(shè)備驅(qū)動的縮小尺寸,晶圓級封裝的出現(xiàn),轉(zhuǎn)向OSAT(外包半導(dǎo)體封裝測試),采用工藝前端IC步驟,封裝成本等等?!跋M電子產(chǎn)品一直朝著輕薄短小演進,這就要求硬件電路連線和空間、焊球尺寸和間距、產(chǎn)品封裝等尺寸等都要更小,而晶圓上做TSV越來越多,傳統(tǒng)的封裝過程被打破,復(fù)雜性提高,先進封裝被引入到中端制成過程。尺寸要求和封裝要求都越來越小,線寬越來越窄,硅片堆疊層數(shù)越來越多,在高成品率的要求下,檢測良測成了重中之重。他表示,KLA-Tencor是目前唯一一家擁有全線檢測裝置的廠商,晶圓級到RDL、TSV直到最后的封裝,KLA-Tencor都有相應(yīng)的檢測設(shè)備可以使用。

為了滿足封裝市場逐漸上升的需求,科天推出兩款新產(chǎn)品CIRCL-AP和 ICOST830以支持先進半導(dǎo)體封裝技術(shù)檢測。據(jù)Prashant Aji介紹,CIRCL-AP 針對晶圓級封裝中多種工藝制程的檢測與工藝控制而設(shè)計,不僅擁有高產(chǎn)量,還能進行全表面晶圓缺陷檢測、檢查和測量。ICOS T830 可提供IC 封裝的全自動化光學(xué)檢測,利用高度靈敏的 2D 和 3D 來測量廣范的器件類型和不同尺寸的最終封裝品質(zhì)。這兩款系統(tǒng)都可以幫助 IC 制造商和封測代工廠 (OSAT) 在采用創(chuàng)新的封裝技術(shù)時應(yīng)對各類挑戰(zhàn),例如更細微的關(guān)鍵尺寸和更緊密的間距要求。

這兩款系統(tǒng)都可以幫助 IC 制造商和封測代工廠在采用創(chuàng)新的封裝技術(shù)時應(yīng)對各類挑戰(zhàn),例如更細微的關(guān)鍵尺寸和更緊密的間距要求。Prashant Aji表示,中國已經(jīng)成為世界最大的電子市場,未來也具有無限的潛力。”雖然現(xiàn)在中國封裝技術(shù)仍較落后,但是也看到一些封裝企業(yè)在快速成長,例如長電、南通富士通、天水華天等,我們與他們也有合作。整體封裝技術(shù)水平雖然仍有差距,但是我認為他們最大的挑戰(zhàn)是在取得市場方面。因為后進者意味著目前的市場已經(jīng)被占有,而他們要經(jīng)過客戶的測試驗證還需時間。但是對他們而言,反而更容易采用更先進的技術(shù)。未來,科天將與客戶一起,持續(xù)不斷的努力提升良率,改進技術(shù),幫助客戶降低成本,更好的面對新的技術(shù)挑戰(zhàn)。
責(zé)任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27571

    瀏覽量

    220438
  • IC
    IC
    +關(guān)注

    關(guān)注

    36

    文章

    5969

    瀏覽量

    175856
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2773

    瀏覽量

    173500
收藏 人收藏

    評論

    相關(guān)推薦

    7納米工藝面臨的各種挑戰(zhàn)與解決方案

    本文介紹了7納米工藝面臨的各種挑戰(zhàn)與解決方案。 一、什么是7納米工藝? 在談?wù)?納米工藝之前,我們先了解一下“納米”是什么意思。納米(nm)
    的頭像 發(fā)表于 12-17 11:32 ?473次閱讀

    半導(dǎo)體行業(yè)工藝知識

    寫在前面 本文將聚焦于半導(dǎo)體工藝這一關(guān)鍵領(lǐng)域。半導(dǎo)體工藝半導(dǎo)體行業(yè)中的核心技術(shù),它涵蓋了從原材料處理到最終產(chǎn)品制造的整個流程。
    的頭像 發(fā)表于 12-07 09:17 ?468次閱讀
    <b class='flag-5'>半導(dǎo)體</b>行業(yè)<b class='flag-5'>工藝</b>知識

    半導(dǎo)體三巨頭格局生變:英特爾與三星面臨挑戰(zhàn),臺積電獨領(lǐng)風(fēng)騷

    近期,半導(dǎo)體行業(yè)的形勢發(fā)生了顯著變化,英特爾和三星這兩大行業(yè)巨頭面臨重重挑戰(zhàn),而臺積電與NVIDIA的強強聯(lián)手則在這一格局中脫穎而出。隨著英特爾CEO的突然下臺及三星半導(dǎo)體業(yè)務(wù)的動能不
    的頭像 發(fā)表于 12-04 11:25 ?439次閱讀
    <b class='flag-5'>半導(dǎo)體</b>三巨頭格局生變:英特爾與三星<b class='flag-5'>面臨</b><b class='flag-5'>挑戰(zhàn)</b>,臺積電獨領(lǐng)風(fēng)騷

    人工智能半導(dǎo)體先進封裝技術(shù)發(fā)展趨勢

    所必需的效率、散熱和信號完整性要求。先進半導(dǎo)體封裝技術(shù)旨在通過提高功率效率、帶寬和小型化來應(yīng)對這些挑戰(zhàn)。 以下是該領(lǐng)域主要趨勢和技術(shù)的細分: 異構(gòu)集成:異構(gòu)集成允許將多種類型的半導(dǎo)體
    的頭像 發(fā)表于 11-24 09:54 ?612次閱讀
    人工智能<b class='flag-5'>半導(dǎo)體</b>及<b class='flag-5'>先進</b>封裝技術(shù)發(fā)展趨勢

    芯和半導(dǎo)體將出席SiP及先進半導(dǎo)體封測技術(shù)論壇

    作為電子制造行業(yè)口碑展會,“NEPCON ASIA 亞洲電子生產(chǎn)設(shè)備暨微電子工業(yè)展”將于11月6-8日在深圳國際會展中心(寶安)舉辦。在大會“SiP及先進半導(dǎo)體封測技術(shù)”論壇中,芯和半導(dǎo)體創(chuàng)始人
    的頭像 發(fā)表于 11-06 15:47 ?314次閱讀

    周星工程研發(fā)ALD新技術(shù),引領(lǐng)半導(dǎo)體工藝革新

    半導(dǎo)體技術(shù)日新月異的今天,韓國半導(dǎo)體廠商周星工程(Jusung Engineering)憑借其最新研發(fā)的原子層沉積(ALD)技術(shù),再次在全球半導(dǎo)體行業(yè)中引起了廣泛關(guān)注。據(jù)韓媒報道,這項技術(shù)能夠在生產(chǎn)
    的頭像 發(fā)表于 07-17 10:25 ?901次閱讀

    Wolfspeed德國建廠計劃推遲,歐盟半導(dǎo)體產(chǎn)業(yè)面臨挑戰(zhàn)

    近日,美國半導(dǎo)體制造商Wolfspeed宣布推遲了在德國薩爾州建設(shè)價值30億美元工廠的計劃,這一決定凸顯了歐盟在增加半導(dǎo)體產(chǎn)量和減少對亞洲芯片依賴方面所面臨的嚴峻挑戰(zhàn)。
    的頭像 發(fā)表于 06-22 17:16 ?1129次閱讀

    閑談半導(dǎo)體封裝工藝工程師

    半導(dǎo)體產(chǎn)業(yè)鏈中,封裝工藝工程師扮演著舉足輕重的角色。他們不僅是半導(dǎo)體芯片從晶圓到最終產(chǎn)品的橋梁,更是確保半導(dǎo)體器件性能穩(wěn)定、可靠的關(guān)鍵人物。本文將深入探討
    的頭像 發(fā)表于 05-25 10:07 ?1464次閱讀
    閑談<b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b>工程師

    半導(dǎo)體封裝技術(shù)的可靠性挑戰(zhàn)與解決方案

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,先進封裝技術(shù)已成為提升芯片性能、實現(xiàn)系統(tǒng)高效集成的關(guān)鍵環(huán)節(jié)。本文將從生態(tài)系統(tǒng)和可靠性兩個方面,深入探討半導(dǎo)體先進封裝技術(shù)的內(nèi)涵、發(fā)展趨勢及其
    的頭像 發(fā)表于 05-14 11:41 ?1180次閱讀
    <b class='flag-5'>半導(dǎo)體</b>封裝技術(shù)的可靠性<b class='flag-5'>挑戰(zhàn)</b>與解決方案

    半導(dǎo)體發(fā)展的四個時代

    、IP 和設(shè)計方法之間深奧而微妙的相互作用對于與分解的供應(yīng)鏈進行協(xié)調(diào)變得非常具有挑戰(zhàn)性。臺積電也是這個時代的先驅(qū)。 仔細觀察一下,我們又要回到原點了。隨著半導(dǎo)體行業(yè)的不斷成熟,工藝復(fù)雜性和設(shè)計復(fù)雜性
    發(fā)表于 03-27 16:17

    半導(dǎo)體發(fā)展的四個時代

    技術(shù)、EDA、IP 和設(shè)計方法之間深奧而微妙的相互作用對于與分解的供應(yīng)鏈進行協(xié)調(diào)變得非常具有挑戰(zhàn)性。臺積電也是這個時代的先驅(qū)。 仔細觀察一下,我們又要回到原點了。隨著半導(dǎo)體行業(yè)的不斷成熟,工藝復(fù)雜性
    發(fā)表于 03-13 16:52

    半導(dǎo)體封裝工藝面臨挑戰(zhàn)

    半導(dǎo)體工藝主要是應(yīng)用微細加工技術(shù)、膜技術(shù),把芯片及其他要素在各個區(qū)域中充分連接,如:基板、框架等區(qū)域中,有利于引出接線端子,通過可塑性絕緣介質(zhì)后灌封固定,使其形成一個整體,以立體結(jié)構(gòu)方式呈現(xiàn),最終形成半導(dǎo)體封裝
    發(fā)表于 03-01 10:30 ?918次閱讀
    <b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b><b class='flag-5'>面臨</b>的<b class='flag-5'>挑戰(zhàn)</b>

    半導(dǎo)體封裝工藝的研究分析

    控,能采用精細化管理模式,在細節(jié)上規(guī)避常規(guī)問題發(fā)生;再從新時代發(fā)展背景下提出半導(dǎo)體封裝工藝面臨挑戰(zhàn),建議把工作重心放在半導(dǎo)體封裝
    的頭像 發(fā)表于 02-25 11:58 ?1051次閱讀
    <b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b>的研究分析

    半導(dǎo)體先進封裝技術(shù)

    共讀好書 半導(dǎo)體產(chǎn)品在由二維向三維發(fā)展,從技術(shù)發(fā)展方向半導(dǎo)體產(chǎn)品出現(xiàn)了系統(tǒng)級封裝(SiP)等新的封裝方式,從技術(shù)實現(xiàn)方法出現(xiàn)了倒裝(FlipChip),凸塊(Bumping),晶圓級封裝(Wafer
    的頭像 發(fā)表于 02-21 10:34 ?914次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>先進</b>封裝技術(shù)

    主要先進封裝廠商匯總名單半導(dǎo)體材料與工藝設(shè)備

    先進封裝產(chǎn)品通過半導(dǎo)體中道工藝實現(xiàn)芯片物理性能的優(yōu)化或者說維持裸片性能的優(yōu)勢,接下來的后道封裝從工序上而言與傳統(tǒng)封裝基本類似。
    的頭像 發(fā)表于 01-30 15:54 ?927次閱讀
    主要<b class='flag-5'>先進</b>封裝廠商匯總名單<b class='flag-5'>半導(dǎo)體</b>材料與<b class='flag-5'>工藝</b>設(shè)備