0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA通過SPI對ADC配置簡介-----什么是SPI?

FPGA之家 ? 來源:FPGA之家 ? 2020-09-07 17:07 ? 次閱讀

SPI(Serial Peripheral Interface),即串行外設(shè)接口。它是一種高速、全雙工的數(shù)據(jù)通信總線,并且在芯片的管腳只占4根線,節(jié)省芯片管腳的同時(shí)極大的方便了PCB的布局。正是由于這種簡單易用的特性,如今越來越多的芯片集成了該通信協(xié)議,比如我們經(jīng)常使用的ADC芯片。

目前,市面上絕大多數(shù)的ADC芯片都內(nèi)嵌專用的SPI配置接口,通過配置其SPI接口可以對ADC內(nèi)部的控制寄存器進(jìn)行讀、寫操作,從而靈活的使用ADC芯片的各種功能。甚至對于某些ADC來說,如果不事先對其進(jìn)行正確、有效的配置,則該ADC無法正常工作。

用于ADC配置的SPI接口分為4線模式(例如Analog Device的AD9639)和3線模式(Analog Device的AD9249)。對于4線模式來說,它有4根信號線,分別為:

SDI:Serial Data In

SDO:Serial Data Out

SCLK:Serial Clock

CS:Chip Select

3線模式與4線模式的不同之處在于SDI與SDO信號合并,稱為SDIO。另外,某些ADC的三線模式較為簡單,SDIO只用做輸入端口SDI(例如德州儀器的ADS5281芯片),沒有SDO的功能,實(shí)現(xiàn)起來較為簡單。

4線模式:

SDI—串行數(shù)據(jù)從FPGA輸出,進(jìn)入ADC;

SDO—串行數(shù)據(jù)從ADC輸出,進(jìn)入FPGA;

SCLK—時(shí)鐘信號從FPGA輸出,進(jìn)入ADC;

CS—ADC使能信號從FPGA輸出,進(jìn)入ADC;

3線模式:

SDIO—當(dāng)進(jìn)行讀操作時(shí),SDIO作為輸出口SDO,串行數(shù)據(jù)從ADC輸出,進(jìn)入FPGA;當(dāng)進(jìn)行寫操作時(shí),SDIO作為輸入口SDI,串行數(shù)據(jù)從FPGA輸出,進(jìn)入ADC;

SCLK—時(shí)鐘信號從FPGA輸出,進(jìn)入ADC;

CS—ADC使能信號從FPGA輸出,進(jìn)入ADC;

3線模式和4線模式相比,表面上看只是少了1根信號線,實(shí)際上在讀寫操作時(shí),涉及到了ADC端與FPGA端的SDIO接口的三態(tài)轉(zhuǎn)換控制,這點(diǎn)需要大家特別注意。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21768

    瀏覽量

    604624
  • adc
    adc
    +關(guān)注

    關(guān)注

    98

    文章

    6524

    瀏覽量

    545187
  • SPI
    SPI
    +關(guān)注

    關(guān)注

    17

    文章

    1716

    瀏覽量

    91833

原文標(biāo)題:FPGA通過SPI對ADC配置簡介(一)----- 什么是SPI?

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    AN-878: 高速ADC SPI控制軟件[中文版]

    電子發(fā)燒友網(wǎng)站提供《AN-878: 高速ADC SPI控制軟件[中文版].pdf》資料免費(fèi)下載
    發(fā)表于 01-13 14:23 ?0次下載
    AN-878: 高速<b class='flag-5'>ADC</b> <b class='flag-5'>SPI</b>控制軟件[中文版]

    FPGA通過SPI對DAC進(jìn)行了配置,用頻譜儀測不到輸出是怎么回事?

    FPGA通過SPI對DAC進(jìn)行了配置,確定配置時(shí)序正確,寫了組測試的單音數(shù)據(jù),data,clk,frame發(fā)的都對,用頻譜儀測不到輸出,可
    發(fā)表于 12-09 06:35

    能否在純fpga通過verilog實(shí)現(xiàn)SPI控制器去配置adc12dj3200?

    ti工程師,您好,我最近想用adc12dj3200實(shí)現(xiàn)L波段信號采樣,可以問一下上圖中的FPGA可以是支持jesd204b總線的任何FPGA芯片嗎?是否可以通過verilog實(shí)現(xiàn)
    發(fā)表于 11-18 07:28

    spi master接口的fpga實(shí)現(xiàn)

    串行外圍接口 大致了解: spi是個(gè)同步協(xié)議,數(shù)據(jù)在master和slaver間交換通過時(shí)鐘sck,由于它是同步協(xié)議,時(shí)鐘速率就可以各種變換。 sck:主機(jī)提供,從機(jī)不能操控,從器件由主機(jī)產(chǎn)生的時(shí)鐘控制。數(shù)據(jù)只有在sck來了的上升沿或者下降沿才傳輸。 高級一點(diǎn)的
    的頭像 發(fā)表于 11-16 10:35 ?487次閱讀
    <b class='flag-5'>spi</b> master接口的<b class='flag-5'>fpga</b>實(shí)現(xiàn)

    采用Xilinx FPGA的AFE79xx SPI啟動指南

    電子發(fā)燒友網(wǎng)站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費(fèi)下載
    發(fā)表于 11-15 15:28 ?0次下載
    采用Xilinx <b class='flag-5'>FPGA</b>的AFE79xx <b class='flag-5'>SPI</b>啟動指南

    ADC3663的SPI配置管腳連接至FPGA時(shí)遇到IO電平不匹配怎么解決?

    ADC3663的SPI配置管腳連接至FPGA時(shí)遇到IO電平不匹配問題。FPGA的IO是2.5V CMOS電平,
    發(fā)表于 11-14 08:08

    LMK04821NKDT通過SPI無法配置是怎么回事?

    FPGA對時(shí)鐘芯片SPI配置時(shí),RESET,SYNC,STATUS_LD2的狀態(tài)應(yīng)該是高電平還是低電平?我猜測有可能是FPGASPI
    發(fā)表于 11-11 07:19

    PCM5142如何在FPGA通過SPI配置寄存器?

    工作正常)。左右通道均沒有輸出;(xsmt/mode1已拉高) 2、如何在FPGA通過SPI配置寄存器,文檔中只有page0 R1,并沒有具體寄存器的地址。
    發(fā)表于 10-31 07:29

    DS1302芯片與FPGA之間SPI通信原理

    本文通過以DS1302芯片為基礎(chǔ),介紹該芯片與FPGA之間SPI通信原理,詳細(xì)描述硬件設(shè)計(jì)原理及FPGA SPI接口驅(qū)動設(shè)計(jì)。
    的頭像 發(fā)表于 10-24 14:16 ?542次閱讀
    DS1302芯片與<b class='flag-5'>FPGA</b>之間<b class='flag-5'>SPI</b>通信原理

    【GD32H757Z海棠派開發(fā)板使用手冊】第十一講 SPI-SPI NOR FLASH讀寫實(shí)驗(yàn)

    通過本實(shí)驗(yàn)主要學(xué)習(xí)以下內(nèi)容: ?SPI簡介 ?GD32H7 SPI簡介 ?SPI NOR FLA
    的頭像 發(fā)表于 06-04 11:42 ?1097次閱讀
    【GD32H757Z海棠派開發(fā)板使用手冊】第十一講 <b class='flag-5'>SPI-SPI</b> NOR FLASH讀寫實(shí)驗(yàn)

    Vision Board上的SPI設(shè)備驅(qū)動配置SPI主控的外部loopback功能測試

    感謝發(fā)燒友/* attach spi device */static int rt_spi_device_init(void){ ? ?struct rt_spi_configuration cfg
    的頭像 發(fā)表于 06-04 09:21 ?671次閱讀
    Vision Board上的<b class='flag-5'>SPI</b>設(shè)備驅(qū)動<b class='flag-5'>配置</b>和<b class='flag-5'>SPI</b>主控的外部loopback功能測試

    【GD32F470紫藤派開發(fā)板使用手冊】第十一講 SPI-SPI NOR FLASH讀寫實(shí)驗(yàn)

    通過本實(shí)驗(yàn)主要學(xué)習(xí)以下內(nèi)容: ?SPI簡介 ?GD32F470 SPI簡介 ?SPI NOR F
    的頭像 發(fā)表于 05-17 09:57 ?1890次閱讀
    【GD32F470紫藤派開發(fā)板使用手冊】第十一講 <b class='flag-5'>SPI-SPI</b> NOR FLASH讀寫實(shí)驗(yàn)

    FPGA設(shè)計(jì)中,對SPI進(jìn)行參數(shù)化結(jié)構(gòu)設(shè)計(jì)

    都是通過SPI配置的,只不過有三線和四線。SPI slave有什么用呢,當(dāng)外部主機(jī)(cpu)要讀取FPGA內(nèi)部寄存器值,那就很有用了,
    發(fā)表于 05-07 16:09

    FPGA設(shè)計(jì)中,對SPI進(jìn)行參數(shù)化結(jié)構(gòu)設(shè)計(jì)

    都是通過SPI配置的,只不過有三線和四線。SPI slave有什么用呢,當(dāng)外部主機(jī)(cpu)要讀取FPGA內(nèi)部寄存器值,那就很有用了,
    發(fā)表于 04-11 18:29

    FPGA設(shè)計(jì)中SPI的參數(shù)化結(jié)構(gòu)設(shè)計(jì)方法

    為了避免每次SPI驅(qū)動重寫,直接參數(shù)化,盡量一勞永逸。SPI master有啥用呢,你發(fā)現(xiàn)各種外圍芯片的配置一般都是通過SPI
    發(fā)表于 04-02 10:01 ?930次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計(jì)中<b class='flag-5'>SPI</b>的參數(shù)化結(jié)構(gòu)設(shè)計(jì)方法