關(guān)于PCB設(shè)計(jì)中的時(shí)域串?dāng)_測(cè)量法分析

隨著通訊、視訊、網(wǎng)絡(luò)和計(jì)算機(jī)技術(shù)領(lǐng)域中數(shù)字系統(tǒng)的執(zhí)行速度日益加速，對(duì)此類系統(tǒng)中的印刷電路板(PCB)的質(zhì)量要求也越來越高。早期的PCB設(shè)計(jì)在面臨訊號(hào)頻率日益增高和脈沖上升時(shí)間日益縮短的情況下，已無法保證系統(tǒng)性能和工作要求。在目前的PCB設(shè)計(jì)中，我們必須利用傳輸線理論對(duì)PCB及其組件(邊緣連接器、微帶線和零組件插座)進(jìn)行建模。只有充分了解PCB上串?dāng)_產(chǎn)生的形式、機(jī)制和后果，并采用相應(yīng)技術(shù)最大程度地加以抑制，才能幫助我們提高包含PCB在內(nèi)的系統(tǒng)的可靠性。本文主要圍繞PCB設(shè)計(jì)展開，但相信文中所討論的內(nèi)容也有助于電纜和連接器的表征等其它應(yīng)用場(chǎng)合使用。

PCB設(shè)計(jì)師之所以關(guān)心串?dāng)_這一現(xiàn)象，是因?yàn)榇當(dāng)_可能造成以下性能方面的問題：噪音電平升高；有害尖峰突波；數(shù)據(jù)邊沿抖動(dòng)；意外的訊號(hào)反射。

這幾個(gè)問題中哪些會(huì)對(duì)PCB設(shè)計(jì)有所影響取決于多方面因素，如板上所用邏輯電路的特性、電路板的設(shè)計(jì)、串?dāng)_的模式(反向或前向)以及干擾線和被干擾線兩邊的端接情況。本文提供的信息可協(xié)助讀者加深對(duì)串?dāng)_的認(rèn)識(shí)和研究，減少串?dāng)_對(duì)設(shè)計(jì)影響。

為了盡可能減少PCB設(shè)計(jì)中的串?dāng)_，我們必須在容抗和感抗之間尋找平衡點(diǎn)，力求達(dá)到額定阻抗值，因?yàn)镻CB的可制造性要求傳輸線阻抗得到良好控制。在電路板設(shè)計(jì)完成之后，板上的組件、連接器和端接方式?jīng)Q定了哪種類型的串?dāng)_會(huì)對(duì)電路性能產(chǎn)生多大的影響。利用時(shí)域測(cè)量方法，透過計(jì)算拐點(diǎn)頻率和理解PCB串?dāng)_(Crosstalk-on-PCB)模型，可以幫助設(shè)計(jì)人員設(shè)置串?dāng)_分析的邊界范圍。