0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思又添加了一個(gè)獨(dú)一無(wú)二的高速新成員

YCqV_FPGA_EETre ? 來(lái)源:FPGA開(kāi)發(fā)圈 ? 2020-07-08 16:00 ? 次閱讀

賽靈思 Virtex UltraScale+ 系列產(chǎn)品中又添加了一個(gè)獨(dú)一無(wú)二的高速新成員,這是一款新型高帶寬存儲(chǔ)器 (HBM) 器件,能夠以極快速度、低時(shí)延和極低功耗條件下傳輸大量數(shù)據(jù)。新型 Virtex UltraScale+ VU57P FPGA 融匯了一系列真正強(qiáng)大的功能,理想適用于數(shù)據(jù)中心和有線及無(wú)線通信中要求最嚴(yán)苛的眾多應(yīng)用。

就是這 :Virtex UltraScale+ VU57P FPGA

DDR4 等分立式商業(yè)存儲(chǔ)器相比,賽靈思 Virtex UltraScale+ VU57P FPGA 的存儲(chǔ)器帶寬和容量大幅提高,是時(shí)延敏感型工作負(fù)載的絕佳選擇,在這些工作負(fù)載中,高速的數(shù)據(jù)吞吐量和快速存儲(chǔ)器是關(guān)鍵需求。它將高能效計(jì)算功能與高達(dá) 460GB/s 的極高存儲(chǔ)器帶寬和容量結(jié)合在一起,同時(shí)運(yùn)用最先進(jìn)的 PAM4 高速收發(fā)器,與主流 25G 收發(fā)器相比可實(shí)現(xiàn)兩倍的傳輸速率。集成的 HBM 控制器和 AXI 端口交換器(切換器)可提供對(duì)整個(gè) 16G HBM 的連續(xù)內(nèi)存訪問(wèn)。

Virtex UltraScale+ HBM FPGA 的獨(dú)到之處在于集成 AXI 端口交換器(切換器)。它支持從任意AXI端口訪問(wèn)任意的存儲(chǔ)器位置,節(jié)省了 25 萬(wàn)個(gè)查找表、37 萬(wàn)個(gè)觸發(fā)器和超過(guò) 4W 的功耗。該交換器不但能夠縮小設(shè)計(jì)尺寸、簡(jiǎn)化設(shè)計(jì),而且還有助于實(shí)現(xiàn)時(shí)序收斂,加快產(chǎn)品的上市速度并降低運(yùn)營(yíng)成本 (OPEX)。

此外,新器件還集成了高速連接,如采用 RS-FEC 模塊的 100G 以太網(wǎng)、150G Interlaken、PCIe Gen4 等,助力簡(jiǎn)化設(shè)計(jì)工作并加快上市速度。

賽靈思新款器件的適用應(yīng)用包括:

計(jì)算加速

對(duì)數(shù)據(jù)進(jìn)行預(yù)處理是實(shí)現(xiàn)最佳性能的關(guān)鍵。與功能固定的計(jì)算器件不同,Virtex UltraScale+ VU57P 擁有自適應(yīng)邏輯和 460GB/s 的 HBM 帶寬,能夠選擇、轉(zhuǎn)換和整理數(shù)據(jù),從而為目標(biāo)加速器優(yōu)化輸入。使用其高速 PAM4 收發(fā)器,賽靈思新款 FPGA 助力實(shí)現(xiàn)吞吐量和系統(tǒng)性能的最大化。

新一代防火墻

網(wǎng)絡(luò)運(yùn)營(yíng)商需要無(wú)中斷、高可靠的網(wǎng)絡(luò)可用性,實(shí)現(xiàn)智能管理,同時(shí)保障數(shù)據(jù)安全,防止惡意軟件攻擊企業(yè)網(wǎng)絡(luò)。Virtex UltraScale+ VU57P FPGA 憑借線路速率下數(shù)以千萬(wàn)計(jì)的并發(fā)會(huì)話,為實(shí)現(xiàn)多層網(wǎng)絡(luò)安全提供無(wú)與倫比的可擴(kuò)展性。通過(guò) 16G HBM,安全應(yīng)用在緩沖和重新排序網(wǎng)絡(luò)流的同時(shí)能夠管理多個(gè)查找表。58G PAM4 收發(fā)器支持最新的光通信標(biāo)準(zhǔn),可實(shí)現(xiàn)新一代防火墻所需的更高吞吐量。

具備 QoS 功能的交換機(jī)和路由器

配備 16G HBM 的Virtex UltraScale+ VU57P FPGA 提供 Nx400G/200G/100G/50G 交換,搭載了用于 QoS 功能的 400G 數(shù)據(jù)路徑流水線和流量管理器。58G PAM4 收發(fā)器能夠使用最新的光通信標(biāo)準(zhǔn)建立連接,將針對(duì)外部器件的傳輸速率提高一倍。查找表和流量管理器隊(duì)列在 HBM DRAM 內(nèi)實(shí)現(xiàn)。因?yàn)樵O(shè)計(jì)中充分考慮了功耗/散熱要求,基于Virtex UltraScale+ VU57P FPGA 的交換機(jī)和路由器能夠選擇無(wú)蓋封裝,以較簡(jiǎn)單的散熱方式實(shí)現(xiàn)更高性能,這對(duì)于數(shù)據(jù)中心和電信基礎(chǔ)設(shè)施具有重要意義。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7492

    瀏覽量

    163849
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    131283

原文標(biāo)題:高速計(jì)算新體驗(yàn):Xilinx Virtex UltraScale+ FPGA 新添獨(dú)一無(wú)二高速新成員

文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開(kāi)發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA產(chǎn)品的主要特點(diǎn)

    近年來(lái),全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn),芯片短缺問(wèn)題度對(duì)行業(yè)產(chǎn)生深遠(yuǎn)影響。易通過(guò)優(yōu)化供應(yīng)鏈管理、強(qiáng)化產(chǎn)能規(guī)劃,確??蛻舻腇PGA需求得到及時(shí)滿足。面向工業(yè)控制、機(jī)器視覺(jué)、醫(yī)療影像、消費(fèi)電子、汽車(chē)智駕等
    的頭像 發(fā)表于 12-04 14:20 ?429次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA產(chǎn)品的主要特點(diǎn)

    ADS8556在采集中,突然BUSY/INT腳一無(wú)中斷輸出了,為什么?

    ADS8556,在采集中,突然BUSY/INT腳一無(wú)中斷輸出了,變成固定電平了,且只能通過(guò)AD的REST 來(lái)自動(dòng)恢復(fù),請(qǐng)問(wèn)是什么問(wèn)題導(dǎo)致的,是論壇上常說(shuō)的靜電抗干擾不行,導(dǎo)致AD死機(jī)?如處理,請(qǐng)TI工程師和有經(jīng)驗(yàn)的技術(shù)達(dá)人,指導(dǎo)下。謝謝啦
    發(fā)表于 11-29 16:15

    時(shí)序約束主時(shí)鐘與生成時(shí)鐘

    、主時(shí)鐘create_clock 1.1 定義 主時(shí)鐘是來(lái)自FPGA芯片外部的時(shí)鐘,通過(guò)時(shí)鐘輸入端口或高速收發(fā)器GT的輸出引腳進(jìn)入FPGA內(nèi)部。對(duì)于
    的頭像 發(fā)表于 11-29 11:03 ?363次閱讀
    時(shí)序約束<b class='flag-5'>一</b>主時(shí)鐘與生成時(shí)鐘

    文帶你弄清DNS和域名之間的關(guān)系

    我們每日都暢游在互聯(lián)網(wǎng)的海洋中,頻繁地運(yùn)用網(wǎng)絡(luò)資源來(lái)查詢和搜集多樣化的資料與信息。在這個(gè)過(guò)程中,個(gè)基礎(chǔ)而關(guān)鍵的概念值得我們關(guān)注:您是否意識(shí)到,我們所訪問(wèn)的每一個(gè)網(wǎng)頁(yè)都配備了
    的頭像 發(fā)表于 08-21 15:45 ?310次閱讀

    快訊 | 發(fā)展新質(zhì)生產(chǎn)力問(wèn)道如何下好“創(chuàng)新棋”?

    7月11日,南湖區(qū)委宣傳部、清華大學(xué)馬克主義學(xué)院共同帶隊(duì)行蒞臨圍繞時(shí)頻新質(zhì)生產(chǎn)力創(chuàng)新層面進(jìn)行實(shí)地調(diào)研,
    的頭像 發(fā)表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發(fā)展新質(zhì)生產(chǎn)力問(wèn)道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創(chuàng)新棋”?

    NucleiStudio_IDE下調(diào)試直報(bào)all ones錯(cuò)誤怎么解決?

    在看到大佬們的帖子之后,自己也嘗試將hummingbird v2移植到的板卡上,但是在IDE里直報(bào)錯(cuò) 開(kāi)始用的是Sipeed的調(diào)試
    發(fā)表于 07-03 06:03

    藍(lán)牙中開(kāi)啟自定義服務(wù)之后,添加了個(gè)子服務(wù),怎么添加子服務(wù)???

    藍(lán)牙中開(kāi)啟自定義服務(wù)之后,添加了個(gè)子服務(wù),怎么添加子服務(wù)啊 按照我的理解,在創(chuàng)建第一個(gè)
    發(fā)表于 06-19 08:32

    RFID芯片摜蛋牌:高科技與傳統(tǒng)玩法結(jié)合,游戲體驗(yàn)煥然新。

    “RFID芯片摜蛋牌”是將RFID芯片嵌入傳統(tǒng)摜蛋牌中,利用了無(wú)線射頻識(shí)別技術(shù),將數(shù)字化與傳統(tǒng)紙牌完美結(jié)合。它賦予每張撲克牌獨(dú)一無(wú)二的身份標(biāo)識(shí),并能實(shí)時(shí)傳輸信息至相關(guān)系統(tǒng)或設(shè)備。
    的頭像 發(fā)表于 05-28 11:34 ?563次閱讀

    快訊 | 熱烈歡迎嘉興市政協(xié)行領(lǐng)導(dǎo)蒞臨總部調(diào)研指導(dǎo)工作!

    近日,嘉興市政協(xié)行領(lǐng)導(dǎo)蒞臨總部調(diào)研指導(dǎo)工作,副總經(jīng)理王文濤、田永和全程陪同。嘉興市政協(xié)
    的頭像 發(fā)表于 05-17 13:22 ?527次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 熱烈歡迎嘉興市政協(xié)<b class='flag-5'>一</b>行領(lǐng)導(dǎo)蒞臨<b class='flag-5'>賽</b><b class='flag-5'>思</b>總部調(diào)研指導(dǎo)工作!

    給我個(gè)FPGA,可以撬起所有顯示的接口和面板

    作為FPGA的發(fā)明者——,手握極具靈活性、高性能的FPGA技術(shù),似乎看別的芯片都有種嫌棄不夠暢快的感覺(jué)。當(dāng)瞄上顯示領(lǐng)域時(shí),就會(huì)發(fā)出來(lái)自心底的
    發(fā)表于 04-25 18:10

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?1007次閱讀

    AMD收購(gòu)兩周年之際,全新Embedded+進(jìn)步彰顯協(xié)同效應(yīng)

    融合、AI推理方面進(jìn)行卓越的升級(jí),應(yīng)用于工業(yè)、醫(yī)療、智慧城市以及汽車(chē)等領(lǐng)域。 ? AMD工業(yè)、視覺(jué)、醫(yī)療與科學(xué)高級(jí)總監(jiān)Chetan Khona接受媒體采訪時(shí)說(shuō)道,再過(guò)兩周將會(huì)是AMD收購(gòu)兩周年
    的頭像 發(fā)表于 02-07 20:20 ?3358次閱讀
    AMD收購(gòu)<b class='flag-5'>賽</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>兩周年之際,全新Embedded+進(jìn)<b class='flag-5'>一</b>步彰顯協(xié)同效應(yīng)

    晶振為什么是獨(dú)一無(wú)二的存在呢?晶振有哪些獨(dú)特性?

    晶振(Crystal Oscillator)之所以被描述為獨(dú)一無(wú)二,主要是因?yàn)槠涔ぷ髟砗吞匦允沟盟谀撤N程度上可以被看作是獨(dú)特的存在。
    的頭像 發(fā)表于 01-12 17:38 ?439次閱讀

    探秘新代電子EDA軟件—TARGET 3001!值得試!(附:安裝說(shuō)明)

    3001! 是個(gè)世界上獨(dú)一無(wú)二的軟件系統(tǒng),在個(gè)系統(tǒng)中結(jié)合了上述的特性,它可以在多個(gè)計(jì)算機(jī)系統(tǒng)下運(yùn)行。TARGET 3001! 還提供大
    的頭像 發(fā)表于 01-11 16:41 ?689次閱讀
    探秘新<b class='flag-5'>一</b>代電子EDA軟件—TARGET 3001!值得<b class='flag-5'>一</b>試!(附:安裝說(shuō)明)

    在LTM4633中反饋管腳與輸出管腳之間添加了個(gè)電容,請(qǐng)問(wèn)此電容的作用是什么?

    您好,請(qǐng)教個(gè)問(wèn)題,在芯片LTM4633中反饋管腳與輸出管腳之間添加了個(gè)電容,請(qǐng)問(wèn)此電容的作用是什么?同時(shí),電容值如何確定?謝謝
    發(fā)表于 01-08 07:01