0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思SDK工程移植到Vitis的詳細(xì)步驟

汽車玩家 ? 來源:賽靈思中文社區(qū)論壇 ? 作者:Nutan Rajaram Ghatge ? 2020-03-08 16:32 ? 次閱讀

從 2019.2 版開始,賽靈思 SDK 開發(fā)環(huán)境已統(tǒng)一整合到全功能一體化的 Vitis? 統(tǒng)一軟件平臺(tái)中。

尊敬的 SDK 用戶,您只需輕點(diǎn)幾下鼠標(biāo)即可體驗(yàn)這一功能豐富的工具!

馬上開始將工程從賽靈思 SDK 移植到 Vitis 吧。

Vivado 工程升級(jí)

工程必須先備份,然后才能移植。

請打開舊版本的 Vivado 工程,選擇執(zhí)行升級(jí),如下圖所示。

瀏覽到“Reports -》 Report IP Status”

瀏覽到“IP status”窗口,檢查狀態(tài),然后升級(jí) IP

生成比特流,然后瀏覽到“File -》 Export -》 Export Hardware”以導(dǎo)出比特流和 XSA

將 SDK 工程導(dǎo)入 Vitis 工作空間

啟動(dòng) Vitis IDE。

瀏覽到“file -》 Import”,導(dǎo)入舊版本的賽靈思 SDK 工程

選擇“Import Type”下的“Eclipse workspace or zip file”,然后單擊“Next”

在下一個(gè)窗口中選擇根目錄和要導(dǎo)入的工程。

導(dǎo)入成功后,用戶即可看到導(dǎo)入的應(yīng)用工程和平臺(tái)工程,如下圖所示。

導(dǎo)入的板級(jí)支持包現(xiàn)已存在于平臺(tái)工程內(nèi),如下圖所示。

下一步,我們需要將硬件規(guī)格更新至最新版本。右鍵單擊平臺(tái)工程,并單擊“Update Hardware Specification”

選擇從 Vivado 導(dǎo)出的 XSA 文件,然后單擊“OK”。

更新后,您將在平臺(tái)工程旁看到“Out-of-date”標(biāo)簽

右鍵單擊平臺(tái)工程,然后選擇“Build Project”。

重新構(gòu)建應(yīng)用工程。

至此移植已大功告成!

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    131271
  • SDK
    SDK
    +關(guān)注

    關(guān)注

    3

    文章

    1036

    瀏覽量

    45941
收藏 人收藏

    評論

    相關(guān)推薦

    FPGA產(chǎn)品的主要特點(diǎn)

    近年來,全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn),芯片短缺問題一度對行業(yè)產(chǎn)生深遠(yuǎn)影響。易通過優(yōu)化供應(yīng)鏈管理、強(qiáng)化產(chǎn)能規(guī)劃,確保客戶的FPGA需求得到及時(shí)滿足。面向工業(yè)控制、機(jī)器視覺、醫(yī)療影像、消費(fèi)電子、汽車智駕等一眾終端領(lǐng)域,易
    的頭像 發(fā)表于 12-04 14:20 ?428次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA產(chǎn)品的主要特點(diǎn)

    Passion!時(shí)鐘服務(wù)器助力多項(xiàng)國家特高壓工程實(shí)現(xiàn)電力“閃送”

    近日,我國兩條特高壓線路正式投運(yùn)。承建的隴東—山東特高壓直流輸電工程、哈密—重慶±800千伏特高壓直流輸電線路工程等多項(xiàng)國家特高壓工程項(xiàng)
    的頭像 發(fā)表于 11-08 22:38 ?532次閱讀
    Passion!<b class='flag-5'>賽</b><b class='flag-5'>思</b>時(shí)鐘服務(wù)器助力多項(xiàng)國家特高壓<b class='flag-5'>工程</b>實(shí)現(xiàn)電力“閃送”

    快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道如何下好“創(chuàng)新棋”?

    7月11日,南湖區(qū)委宣傳部、清華大學(xué)馬克主義學(xué)院共同帶隊(duì)一行蒞臨圍繞時(shí)頻新質(zhì)生產(chǎn)力創(chuàng)新層面進(jìn)行實(shí)地調(diào)研,副總經(jīng)理田永和、對外合作部
    的頭像 發(fā)表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創(chuàng)新棋”?

    SDK 1.0移植eclipse失敗,如何修改makefile文件呢?

    虛擬機(jī)編譯太麻煩,想把SDK 1.0移植安信可的eclipse編譯環(huán)境,出現(xiàn)如下錯(cuò)誤,是否需修改makefile文件?如何修改? 錯(cuò)誤信息錯(cuò)誤.png (5.31 KiB) Viewed 4998 times 另外,官方什
    發(fā)表于 07-12 11:08

    將應(yīng)用程序從NoOS SDK移植RTOS SDK遇到異常怎么解決?

    我正在將應(yīng)用程序從 NoOS SDK 移植 RTOS SDK。但現(xiàn)在有問題了。它得到了致命的異常 28。 問:context(stack) 通過espconn_regist_recv
    發(fā)表于 07-11 07:56

    JoyLink移植esp8266當(dāng)中,esp8266使用的是RTOS_SDK還是NON_RTOS_SDK?

    ,esp8266使用的是RTOS_SDK還是NON_RTOS_SDK? 2,JoyLink移植esp8266的步驟,如何與esp8266的
    發(fā)表于 07-11 07:28

    NucleiStudio_IDE下調(diào)試一直報(bào)all ones錯(cuò)誤怎么解決?

    在看到大佬們的帖子之后,自己也嘗試將hummingbird v2移植的板卡上,但是在IDE里一直報(bào)錯(cuò) 一開始用的是Sipeed的調(diào)試
    發(fā)表于 07-03 06:03

    將ADF移植RTOS上大概都需要哪些步驟?一般移植周期多久呢?

    1 ADF是免費(fèi)的開源軟件嗎? 2 將ADF移植RTOS上大概都需要哪些步驟?一般移植周期多久呢?
    發(fā)表于 06-28 08:03

    快訊 | 熱烈歡迎嘉興市政協(xié)一行領(lǐng)導(dǎo)蒞臨總部調(diào)研指導(dǎo)工作!

    近日,嘉興市政協(xié)一行領(lǐng)導(dǎo)蒞臨總部調(diào)研指導(dǎo)工作,副總經(jīng)理王文濤、田永和全程陪同。嘉興市政協(xié)一行領(lǐng)導(dǎo)蒞臨
    的頭像 發(fā)表于 05-17 13:22 ?527次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 熱烈歡迎嘉興市政協(xié)一行領(lǐng)導(dǎo)蒞臨<b class='flag-5'>賽</b><b class='flag-5'>思</b>總部調(diào)研指導(dǎo)工作!

    在Windows 10上創(chuàng)建并運(yùn)行AMD Vitis?視覺庫示例

    本篇文章將演示創(chuàng)建一個(gè)使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD Vitis
    的頭像 發(fā)表于 05-08 14:02 ?765次閱讀
    在Windows 10上創(chuàng)建并運(yùn)行AMD <b class='flag-5'>Vitis</b>?視覺庫示例

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?1006次閱讀

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    –s migrate.py 等到如下圖打印及成功導(dǎo)出工程Vitis Unified IDE 再打開Vitis Unified IDE,定位
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    AMD官網(wǎng)下載全系統(tǒng)安裝包,或下載網(wǎng)頁版安裝包,安裝好vitis全套組件。打開vivado建一個(gè)測試工程編譯好后,在tcl命令輸入框子輸入命令 vitis –classic 即可打開傳統(tǒng)的GUI界面
    發(fā)表于 03-24 16:15

    CYUSB3014如何實(shí)現(xiàn)OTG的功能?

    我們用的主平臺(tái)是,想要通過CYUSB3014+FPGA實(shí)現(xiàn)OTG的功能,有幾個(gè)問題,想請教一下。 1.是否有可以驗(yàn)證功能的EVK呢,我找了下FX3 DVK似乎買不到
    發(fā)表于 02-29 07:20

    用DAVE生成的工程怎么移植MDK?

    請問用DAVE生成的工程怎么移植MDK?
    發(fā)表于 02-26 08:44