臺積電擬完整實體半導體的制作流程 正逐步跨界至封測代工領域

臺積電從原來的晶圓制造代工角色，逐步跨界至封測代工領域（InFO、CoWoS及SoIC等封裝技術），試圖完整實體半導體的制作流程。

根據不同產品類別，臺積電的封測技術發(fā)展也將隨之進行調整，如同HPC（High Performance Computer）高效能運算電腦將以InFO-oS進行封裝，服務器及存儲器部分選用InFO-MS為主要封裝技術，而5G通訊封裝方面即由InFO-AiP技術為主流。

透過上述不同封裝能力，臺積電除本身高品質的晶圓制造代工能力外，更藉由多元的后段制程技術，滿足不同客戶的產品應用需求。

臺積電積極發(fā)展封測技術如InFO-AiP，有效縮減元件體積并強化產品功能

面對AI、5G通訊時代逐步來臨，臺積電作為晶圓制造的龍頭大廠，除了鉆研更精密的線寬微縮技術外（由現行7納米制程，逐步演進至5納米，甚至3納米制程條件），封測代工領域也是另一項發(fā)展重點指標。透過前述相關封測技術（如InFO-oS、InFO-MS及InFO-AiP等）的開發(fā)，臺積電試圖整合元件制造與封裝能力，藉此提供客戶較完整的實體半導體之制作流程及服務，以滿足各類高端產品輕、薄、短、小的使用目標。

值得一提，臺積電在5G通訊領域中主打的InFO-AiP（Integrated Fan-out Antenna in Package）封裝技術，于后續(xù)即將開展的毫米波（mm-Wave）通訊時程，也將扮演極重要角色。如同前述，結合臺積電本身先進半導體制造能力，使線寬精細度得以提高外，再搭配自身研發(fā)的獨門封裝技術InFO-AiP，將驅使整體元件體積有效縮減10%，并且強化天線訊號增益四成成效。

▲臺積電之InFO-AiP結構示意圖。（Source：拓墣產業(yè)研究院整理，2020.2）

不同于封測代工廠商，臺積電發(fā)展策略仍以晶圓制造為主、封測代工為輔

考量臺積電對5G毫米波AiP封裝技術之積極搶市態(tài)度，對現行封測代工廠（如日月光、Amkor、江蘇長電及矽品等）而言，發(fā)展策略已產生不小的競爭壓力。假若設想于技術研發(fā)為企業(yè)發(fā)展及策略重點時，則臺積電于封裝策略的開發(fā)進程，將有別于其他封測代工廠商的政策目標。

由于臺積電的主力強項為高精密晶圓制造代工，將能提供客戶復雜且整合度較高的半導體制造服務，藉此因應如AI及通訊元件等高階產品的市場需求；然而只專精于半導體晶圓制造代工，對龍頭廠商的發(fā)展性而言似乎略顯不足。依現行發(fā)展脈絡，臺積電除了高端晶圓制造外，更進一步搭配自身開發(fā)的封裝技術，以延續(xù)元件制造中線寬微縮的目標趨勢，使封裝中的重分布層（RDL）金屬線路，能透過較精細的制作方式，進行后段的堆疊程序，最終達到有效降低元件體積，并提高產品的功能性。

臺積電對半導體的發(fā)展策略，仍以晶圓制造為主、封測代工為輔，目前將重心擺在自身高端晶圓制造代工能力，搭配相關先進封測技術開發(fā)，期望完整實體半導體的制作流程。
責任編輯：wv